欧美日韩最好看的视频,国产欧美亚洲精品A,欧美高清在线精品一区

面向三維場景動態(tài)設計的可視化工具設計與實現(xiàn)[模擬設計][工業(yè)自動化]

可視化工具能改善三維設計領域中工作復雜繁瑣的問題，但現(xiàn)有工具較少同時兼顧動態(tài)設計與低編程門檻要求。面向設計師群體，設計實現(xiàn)可視化工具，關注三維場景中的動態(tài)設計內容。使用基于任務價值、影響力以及緊迫度的動態(tài)任務調度算法，改善關鍵視覺效果的響應延遲問題。實驗及運行結果表明，調度算法能優(yōu)化關鍵任務執(zhí)行，可視化工具有助于簡易快捷地進行三維場景設計。

發(fā)表于：6/24/2024 1:03:24 PM

基于Vivaldi的超寬帶低剖面天線設計[通信與網絡][通信網絡]

針對超寬帶小型化雷達系統(tǒng)的需求背景，設計了一款通過交趾耦合形成天線間緊耦合結構的超寬帶低剖面陣列天線。該陣列天線單元首先在傳統(tǒng)Vivaldi天線結構上增設了一對帶圓形腔體的弧形槽，從而使傳統(tǒng)Vivaldi天線頂端呈現(xiàn)類似偶極子輻射結構的形態(tài)；然后通過采用交趾耦合結構起到天線間緊耦合作用，明顯降低了天線的整體剖面高度；接下來在天線單元上層引入介質匹配層，進一步改善了匹配效果。仿真結果表明：設計的陣列天線在2.5~15 GHz工作頻段內，其駐波比均小于2，12×12天線陣列最大增益大于20 dB，陣列天線單元剖面高度僅為15 mm（0.125倍低頻波長）。因此，設計的天線在保證超寬帶性能下還大大降低了天線的剖面高度，具有較高的工程應用價值。

發(fā)表于：6/24/2024 1:03:21 PM

基于排序分組碼本的糾錯譯碼優(yōu)化算法[通信與網絡][通信網絡]

針對基于猜測隨機加性噪聲的通用糾錯譯碼算法中碼本容量大、譯碼速度慢的問題，提出一種基于排序分組碼本的糾錯譯碼優(yōu)化算法。對待譯碼序列分段，按照信息位碼重大小對各碼段進行排序，再按照碼重值對碼段進行分組，產生每組的碼本，以組的形式進行譯碼。經仿真驗證表明，優(yōu)化算法譯碼速度相比于噪聲猜測譯碼算法提升了一倍，誤碼性能與極大似然譯碼算法性能基本一致，驗證了算法有效性。

發(fā)表于：6/24/2024 1:03:19 PM

基于LabWindows/CVI的飛機油量系統(tǒng)故障檢測和修理[嵌入式技術][航空航天]

現(xiàn)階段國內直升機油量采集和顯示系統(tǒng)的排故方式多采用系統(tǒng)聯(lián)試，不能快速準確地定位故障。基于LabWindows/CVI設計開發(fā)了油量系統(tǒng)故障診斷測試程序，既可以單獨測試系統(tǒng)中某一個部件，又可以系統(tǒng)聯(lián)試。通過對串行數(shù)據(jù)的分析，均可以快速判定油量信號變換器或油量指示器的故障情況。該診斷方法易實現(xiàn)，有助于彌補現(xiàn)階段直升機油量系統(tǒng)故障檢測和修理手段的不足，具有一定的應用前景。

發(fā)表于：6/24/2024 1:03:18 PM

基于FPGA的電磁繼電器在線測試系統(tǒng)設計[嵌入式技術][工業(yè)自動化]

電磁繼電器在現(xiàn)代國防軍事、工業(yè)自動化以及交通運輸?shù)阮I域應用廣泛，當系統(tǒng)中的電磁繼電器發(fā)生失效時將影響整個電氣系統(tǒng)的可靠運行。為了提高電氣系統(tǒng)的可靠性，需要檢測繼電器的特性參數(shù)，以評估其工作性能并提高其穩(wěn)定性。針對電磁繼電器觸點易失效問題，設計了一套基于FPGA的電磁繼電器在線測試系統(tǒng)。采用鐵路繼電器作為試品，分析繼電器的各項特性參數(shù)，并選取能反映其觸點退化程度的時間參數(shù)進行測試。這種能夠應用于多型號繼電器的便攜式在線測試系統(tǒng)，可實時檢測繼電器吸合和釋放過程中的電壓變化波形并進行數(shù)據(jù)存儲，為后續(xù)繼電器的性能狀態(tài)評估提供了數(shù)據(jù)支撐，也為電磁繼電器的維修維護提供了參考數(shù)據(jù)。

發(fā)表于：6/24/2024 1:03:16 PM

基于RISC-V的硬件管理控制器設計[嵌入式技術][工業(yè)自動化]

隨著云計算、大數(shù)據(jù)等先進計算產業(yè)的發(fā)展，基于硬件的管理模式實現(xiàn)智能化管理具有重要意義。基于RISC-V核心設計實現(xiàn)一種硬件管理控制芯片，利用網絡通信工具，實現(xiàn)對應用系統(tǒng)的有效管理。基于UVM驗證方法學構建驗證平臺進行仿真驗證，基于FPGA構建芯片原型驗證平臺與上位機進行協(xié)同驗證與穩(wěn)定性測試。物理設計采用40 nm工藝，設計頻率為250 MHz。

發(fā)表于：6/24/2024 1:03:14 PM

基于SiP技術的信號處理通道設計[模擬設計][航空航天]

隨著軍用無人機等航電系統(tǒng)不斷朝著小型化、智能化、綜合化的方向發(fā)展，如何有效滿足裝備的低SWaP（Size，Weight and Power）要求成為一大難題。介紹了某型寬帶綜合化數(shù)字預處理模塊的研制，利用“裸芯片+高密度基板”系統(tǒng)級封裝（SiP）的方式對信號處理平臺（DSP、FPGA、SerDes和DDR芯片）進行集成，替代目前業(yè)界普遍采用的“封裝芯片+印制板+平面集成”的傳統(tǒng)方式，實現(xiàn)寬帶綜合化數(shù)字信號處理模塊的高密度集成。在主要性能指標（可編程邏輯資源、定點處理能力、浮點處理能力、數(shù)據(jù)傳輸速率）不變的情況下，使得信號處理模塊的面積降低為45 mm×45 mm，重量降低到103 g。

發(fā)表于：6/24/2024 1:03:13 PM

基于國密SM3算法的安全芯片設計與實現(xiàn)[模擬設計][工業(yè)自動化]

基于信息安全的重要性以及芯片國產化的需求，同時為了提高信息安全技術的自主創(chuàng)新性，設計了一款應用于信息安全領域的安全芯片。該芯片以國密SM3算法為引擎核心，采用單總線通信方式，僅占用一個IO通信資源，協(xié)議支持1-wire總線協(xié)議，以滿足不同應用場景的需求。電路基于國內商用110 nm CMOS工藝線完成電路設計和制造。芯片版圖面積為1.2 mm×1.9 mm，經過流片后的測試和驗證，電路的通信功能正常穩(wěn)定。SM3算法引擎性能高效快捷，電路性能優(yōu)良。

發(fā)表于：6/24/2024 1:03:12 PM

基于GPU的視頻SAR加速處理架構[通信與網絡][通信網絡]

視頻合成孔徑雷達（Video Synthetic Aperture Radar， ViSAR）可對目標區(qū)域實現(xiàn)動態(tài)監(jiān)測，具備低時延、高分辨率的特點。高性能計算是ViSAR系統(tǒng)的關鍵技術。為滿足ViSAR系統(tǒng)的實時性要求，提出了一種基于圖形處理器（Graphics Processing Unit， GPU）的ViSAR成像方案。該方案將極坐標格式算法（Polar Format Algorithm， PFA）部署到GPU上，使用并發(fā)流技術、異步并行技術等方法進行優(yōu)化，并結合SAR成像的幀率與數(shù)據(jù)重疊率之間的關系，充分發(fā)揮GPU的計算性能。結果表明：本架構處理單張尺寸大小為2 048×2 048的數(shù)據(jù)耗時0.17 s，較中央處理器（Central Processing Unit， CPU）平均加速32.8倍，有效解決了ViSAR系統(tǒng)的實時成像問題。

發(fā)表于：6/24/2024 1:03:11 PM

用于主動學習的時序特征融合預測損失網絡[人工智能][工業(yè)自動化]

通過主動學習模型來選取最有價值的數(shù)據(jù)點進行標注是深度學習減少標注數(shù)據(jù)量的一種方式。預測損失模型是一類與任務無關的主動學習模型，該類模型在多個任務中都有不錯的表現(xiàn)。但是這類模型均不是端到端的模型，不斷變化的輸入特征會導致?lián)p失預測網絡在訓練時出現(xiàn)輸入偏差。提出了時序特征融合預測損失模型用于解決該模型的輸入偏差問題。實驗證明，提出的算法在各個任務中的性能與以往最先進的算法相比，平均提升約1.5%，與原預測損失模型相比，平均提升5%。

發(fā)表于：6/24/2024 1:03:07 PM