設計應用 1.9 GHz低電壓低功耗CMOS射頻低噪聲放大器的設計[模擬設計][通信網絡] 針對1.9 GHz PHS和DECT無線接入系統的應用,提出了一種可工作于0.9 V低電壓的CMOS射頻低噪聲放大器,并對其電路結構、噪聲及線性度等主要性能進行分析。該電路基于傳統的折疊結構低噪聲放大器,利用晶體管線性補償技術,實現了低壓低功耗下的高線性度。采用TSMC 0.18 um CMOS工藝模型設計與驗證。 發表于:8/16/2018 11:56:36 AM 基于高層次綜合工具的BIST控制器設計[EDA與制造][數據中心] 存儲器內建自測試(MBIST)技術在存儲器測試中具有廣泛應用,針對傳統寄存器傳輸級描述語言設計BIST控制器的過程相對繁瑣、專用EDA工具定義算法的靈活性差和電路結構固定等問題,提出采用高層次綜合工具設計BIST控制器的方法。以SRAM為對象,采用C語言描述MARCH算法,并采取端口分配、流水線優化和數組分割等優化方案完善設計。最后借助FPGA平臺驗證評估了高層次綜合工具輸出的RTL級代碼電路的功能可靠性和規模可控性。相對于傳統的兩種方法,擺脫了算法實現和電路結構設計的局限性,縮短了算法實現周期。 發表于:8/16/2018 11:54:00 AM 基于FPGA的實時QRS波檢測系統設計[可編程邏輯][醫療電子] 根據在線心電信號自動分析系統的實時性要求,提出了一種基于現場可編程門陣列的QRS波檢測解決方案和硬件結構。該方案采用離散小波變換(DWT)算法結合閾值檢測算法進行特征點提取,克服了傳統算法受噪聲、基漂、雜波等影響的缺點,邏輯簡單,適合硬件實現。 發表于:8/16/2018 11:44:07 AM Prewitt圖像邊緣檢測及邊緣細化的FPGA實現[可編程邏輯][通信網絡] 針對實時圖像處理的要求,使用FPGA對圖像數據流進行在線Prewitt邊緣檢測。針對傳統算法需要人工給定閾值和產生的邊緣較寬的不足,用基于FPGA的自適應閾值算法和非極大值抑制方法對邊緣檢測的結果進行細化處理,提高了邊緣檢測的精度。 發表于:8/16/2018 11:32:54 AM 基于GPS的遠程心電監護定位系統的設計[通信與網絡][醫療電子] 設計了一種基于GPS的遠程心電監護定位系統。提出了一種基于GPS的遠程心電監護定位系統的設計,介紹其硬件結構的總體框架, 重點介紹了心電監護定位系統終端的硬件電路設計和軟件設計思想。該系統充分利用CDMA網絡的技術和資源優勢實現對病人隨時隨地的監護。 發表于:8/16/2018 11:16:51 AM 基于FPGA的新型高性能永磁同步電機驅動系統設計[可編程邏輯][工業自動化] 提出了一種基于FPGA的單芯片驅動控制方案。它采用硬件模塊化的現代EDA設計方法,使用VHDL硬件描述語言,實現了永磁同步電機矢量控制系統的設計。 發表于:8/16/2018 11:12:00 AM 基于FPGA的方向濾波指紋圖像增強算法實現[可編程邏輯][安防電子] 設計了一種基于FPGA純硬件方式實現方向濾波的指紋圖像增強算法。采用寄存器傳輸級(RTL)硬件描述語言(Verilog HDL),利用時分復用和流水線處理等技術完成了方向濾波指紋圖像增強算法在FPGA上的實現。系統通過了Modelsim的仿真驗證,并在Terasic公司的DE2平臺上完成了硬件測試。 發表于:8/16/2018 11:07:14 AM 基于混沌特性的跳頻序列復雜度分析[通信與網絡][通信網絡] 對于已有的跳頻序列復雜度分析方法,通過分析跳頻序列的混沌特性,提出了一種用關聯維數度量跳頻序列復雜度的方法,該方法能夠對滿足混沌特性的跳頻序列進行復雜度分析,為跳頻序列復雜度的度量提供了一種新的參考依據。最后對基于L-G非連續抽頭模型和Logistic-Kent級聯映射構造的跳頻序列進行了基于混沌特性的復雜度分析,并對兩者的復雜度進行了比較。 發表于:8/15/2018 5:28:00 PM 一種基于IEEE 802.11p系統的聯合粗細時間同步算法[通信與網絡][汽車電子] 提出了一種基于IEEE 802.11p標準的在高速車載移動環境下保持良好時間同步性能的聯合粗細時間同步方法。粗時間同步是基于短前導碼的自相關,細時間同步利用了滑動窗口和互相關技術來完成準確的時間同步。MATLAB仿真結果表明,所提出的方案在車輛速度為89.7 km/h與 200.1 km/h時比其他三種同步方案的誤比特率減少了12.5%; 在車輛速度為126.3 km/h~200.1 km/h時,同步位置的均方差比其他三種同步方案減少了20.1%。 發表于:8/15/2018 5:25:00 PM 基于多比特帶通△∑調制器的射頻數字功放[微波|射頻][航空航天] 為提高射頻功放的線性和效率,提出了一種基于多比特帶通△∑調制器(BPDSM)的射頻數字功放結構并給出了BPDSM的設計方法。針對調制器CRFB實現結構中關鍵路徑過長的問題,利用重定時、流水線和超前計算等技術對實現結構進行了改進,將BPDSM的實現速率提高至200 MHz。提出了多電平開關功放的電路結構,將多個具有獨立電源的開關功放單元進行串聯,實現了對BPDSM輸出多比特脈沖信號的高效開關放大。最后,利用FPGA器件及分立元件實現了頻率為30 MHz的數字功放,輸出功率為10 W時效率達到60%。 發表于:8/15/2018 5:20:00 PM ?…340341342343344345346347348349…?