亚洲欧美另类日本久久国产真实乱对白 ,日韩亚洲欧美中文高清,国产亚洲欧美精品永久

基于硬件仿真器的PCIe接口驗(yàn)證方法的研究和實(shí)現(xiàn)[電子元件][工業(yè)自動(dòng)化]

PCIe接口是System on Chip (SoC）芯片上使用非常廣泛的一種高速接口。因此，在SoC芯片的Register Transfer Level(RTL)級(jí)設(shè)計(jì)開發(fā)階段，對(duì)PCIe接口設(shè)計(jì)的驗(yàn)證顯得尤為重要，需要通過(guò)不同的驗(yàn)證平臺(tái)保證PCIe接口設(shè)計(jì)的功能正確性和性能穩(wěn)定性。對(duì)基于Cadence 硬件仿真器創(chuàng)建的PCIe接口驗(yàn)證平臺(tái)的方法進(jìn)行研究，并在某款SoC芯片上實(shí)現(xiàn)了該驗(yàn)證流程。實(shí)踐表明，使用該方法能夠較快速地構(gòu)建驗(yàn)證平臺(tái)，提供較高的仿真測(cè)試性能，同時(shí)支持多種調(diào)試手段，有效地完成驗(yàn)證目標(biāo)。

發(fā)表于：8/26/2020 8:57:00 AM

基于Cadence CHI和IVD VIP的多核SoC系統(tǒng)數(shù)據(jù)一致性驗(yàn)證[通信與網(wǎng)絡(luò)][其他]

在多核的SoC系統(tǒng)中，不同的處理器核對(duì)內(nèi)存空間和設(shè)備空間進(jìn)行著大量的數(shù)據(jù)讀寫操作，維護(hù)Cache一致性面臨嚴(yán)峻挑戰(zhàn)。集中于控制流方面的驗(yàn)證環(huán)境搭建已非常復(fù)雜，而包含數(shù)據(jù)正確性檢查的驗(yàn)證由于控制流程復(fù)雜、數(shù)據(jù)量大等問(wèn)題而更加困難。針對(duì)這一問(wèn)題，基于Cadence公司提供CHI VIP、AXI VIP和IVD VIP，實(shí)現(xiàn)多核環(huán)境下的系統(tǒng)級(jí)數(shù)據(jù)一致性驗(yàn)證。搭建的驗(yàn)證平臺(tái)中采用CHI VIP通過(guò)筆者開發(fā)的CHI協(xié)議轉(zhuǎn)換橋發(fā)出訪存請(qǐng)求，使用AXI VIP收集到達(dá)主存的數(shù)據(jù)，由IVD VIP對(duì)CHI端口的請(qǐng)求數(shù)據(jù)與AXI端口的訪存數(shù)據(jù)進(jìn)行實(shí)時(shí)分析比對(duì)，實(shí)現(xiàn)在較高抽象層次上的激勵(lì)產(chǎn)生和響應(yīng)檢查。該驗(yàn)證平臺(tái)能夠在子系統(tǒng)級(jí)及系統(tǒng)級(jí)進(jìn)行數(shù)據(jù)一致性驗(yàn)證，具有驗(yàn)證環(huán)境搭建快速和功能點(diǎn)覆蓋完備的優(yōu)點(diǎn)。

發(fā)表于：8/25/2020 9:22:00 AM

12 V電源平面對(duì)DDR4信號(hào)的影響[通信與網(wǎng)絡(luò)][5G]

隨著互聯(lián)網(wǎng)的高速發(fā)展，5G時(shí)代已經(jīng)到來(lái)，數(shù)據(jù)的傳輸速率越來(lái)越高，對(duì)服務(wù)器板卡的研發(fā)是個(gè)新一輪的挑戰(zhàn)。內(nèi)存的發(fā)展從DDR3到現(xiàn)在已經(jīng)廣泛使用的DDR4，其工作電壓已降為1.2 V，而DDR4信號(hào)的上升沿及下降沿低至百皮秒量級(jí)。為確保數(shù)據(jù)的傳輸速率以及傳輸?shù)臏?zhǔn)確性，DDR4傳輸線上的串?dāng)_不容忽視。以服務(wù)器項(xiàng)目中PCB主板的DDR4傳輸線為研究對(duì)象，首先設(shè)計(jì)不同的主板疊層模型，利用不同的疊層結(jié)構(gòu)來(lái)控制DDR4所在信號(hào)層的遠(yuǎn)端參考層，然后通過(guò)調(diào)用Sigrity工具仿真和實(shí)際測(cè)試分析不同疊層模型下的測(cè)試結(jié)果。結(jié)果顯示，遠(yuǎn)端參考12 V電源平面會(huì)對(duì)DDR4信號(hào)造成超過(guò)幾十毫伏量級(jí)的串?dāng)_，而12 V電源層與信號(hào)層之間加入地層屏蔽后，串?dāng)_電壓顯著減小。

發(fā)表于：8/25/2020 9:14:00 AM

基于Innovus的復(fù)雜時(shí)鐘結(jié)構(gòu)分析及實(shí)現(xiàn)[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

在先進(jìn)工藝節(jié)點(diǎn)下，隨著設(shè)計(jì)規(guī)模越來(lái)越大，時(shí)鐘頻率越來(lái)越高以及時(shí)鐘結(jié)構(gòu)越來(lái)越復(fù)雜，最終整個(gè)設(shè)計(jì)收斂對(duì)于時(shí)鐘質(zhì)量的依賴越來(lái)越明顯。針對(duì)類似多輸入動(dòng)態(tài)mux復(fù)雜時(shí)鐘、IP模塊多內(nèi)部輸出時(shí)鐘等復(fù)雜的時(shí)鐘結(jié)構(gòu)，采用分析時(shí)鐘框圖及基于Innovus工具從網(wǎng)表中提取時(shí)鐘結(jié)構(gòu)的分析方式進(jìn)行時(shí)鐘結(jié)構(gòu)上的詳細(xì)梳理，提出針對(duì)時(shí)鐘結(jié)構(gòu)分析及clock spec的優(yōu)化方法。同時(shí)在一個(gè)超大規(guī)模的16 nm top design上基于優(yōu)化后的clock spec進(jìn)行CTS，并結(jié)合multi-tap的clock tree做法，從得到的結(jié)果可以發(fā)現(xiàn)在run time、clock latency等方面都有較大的提升，能夠滿足項(xiàng)目要求的時(shí)鐘長(zhǎng)度等要求，有效避免block接口的時(shí)序沖突。

發(fā)表于：8/24/2020 9:09:00 AM

SpectreX對(duì)ADLL的精準(zhǔn)快速仿真[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

2019年，Cadence公司推出了新的全精度仿真器SpectreX,它在保持APS同等精度的基礎(chǔ)上，能成倍提升仿真速度。先介紹SpectreX的簡(jiǎn)單原理和使用方法，然后重點(diǎn)介紹如何使用SpectreX對(duì)ADLL進(jìn)行精準(zhǔn)快速仿真以及對(duì)其結(jié)果的比較與分析。

發(fā)表于：8/24/2020 9:03:00 AM

Innovus機(jī)器學(xué)習(xí)在高性能CPU設(shè)計(jì)中的應(yīng)用[模擬設(shè)計(jì)][消費(fèi)電子]

高性能芯片設(shè)計(jì)在7 nm及更高級(jí)的工藝節(jié)點(diǎn)上，設(shè)計(jì)規(guī)模更大、頻率更高、設(shè)計(jì)數(shù)據(jù)和可變性更復(fù)雜，物理設(shè)計(jì)難度增大。機(jī)器學(xué)習(xí)在多領(lǐng)域均獲得成功應(yīng)用，復(fù)雜的芯片設(shè)計(jì)是應(yīng)用機(jī)器學(xué)習(xí)的一個(gè)很好的領(lǐng)域。Cadence將機(jī)器學(xué)習(xí)算法內(nèi)置到Innovus工具中，通過(guò)對(duì)芯片設(shè)計(jì)數(shù)據(jù)進(jìn)行學(xué)習(xí)建模，建立機(jī)器學(xué)習(xí)模型，從而提升芯片性能表現(xiàn)。建立了一個(gè)應(yīng)用機(jī)器學(xué)習(xí)優(yōu)化延時(shí)的物理流程來(lái)提升芯片設(shè)計(jì)性能。詳細(xì)討論分析了分別對(duì)單元延時(shí)、線延時(shí)、單元和線延時(shí)進(jìn)行優(yōu)化對(duì)設(shè)計(jì)的影響，進(jìn)而找到一個(gè)較好的延時(shí)優(yōu)化方案。最后利用另一款設(shè)計(jì)難度更大，性能要求更高的模塊從時(shí)序、功耗、線長(zhǎng)等方面較為全面地分析驗(yàn)證設(shè)計(jì)方案的合理性。

發(fā)表于：8/21/2020 8:58:00 AM

面向數(shù)據(jù)的云計(jì)算研究及應(yīng)用綜述[通信與網(wǎng)絡(luò)][工業(yè)自動(dòng)化]

云計(jì)算作為新一代信息技術(shù)，其集成了許多先進(jìn)的技術(shù)實(shí)踐，并充分利用多樣化數(shù)據(jù)和強(qiáng)大計(jì)算能力，進(jìn)而實(shí)現(xiàn)用戶業(yè)務(wù)系統(tǒng)的自適應(yīng)。從數(shù)據(jù)角度出發(fā)，針對(duì)數(shù)據(jù)密集型數(shù)據(jù)中心進(jìn)行多層次對(duì)比研究，綜述了該場(chǎng)景下云計(jì)算的研究和應(yīng)用現(xiàn)狀。除了概述虛擬化技術(shù)、分布式計(jì)算模型、海量數(shù)據(jù)存儲(chǔ)與管理技術(shù)、云管理平臺(tái)等關(guān)鍵技術(shù)外，提出了運(yùn)用數(shù)據(jù)來(lái)源分析云計(jì)算應(yīng)用的方法，將其分為商業(yè)云、工業(yè)云、特種行業(yè)云，并重點(diǎn)介紹了相應(yīng)架構(gòu)和應(yīng)用特點(diǎn)。提出了下一步的研究方向，為云計(jì)算相關(guān)研究提供一些參考。

發(fā)表于：8/21/2020 8:47:00 AM

5G無(wú)線基站射頻電磁場(chǎng)輻射安全評(píng)估探討[通信與網(wǎng)絡(luò)][5G]

針對(duì)5G基站輻射安全問(wèn)題，給出了人體暴露于5G射頻電磁場(chǎng)的理論評(píng)估方法和安全邊界計(jì)算示例。探討了5G頻段相關(guān)的射頻電磁場(chǎng)人體暴露的安全標(biāo)準(zhǔn)、5G基站實(shí)際最大EIRP(時(shí)間平均)的確定方法、理論評(píng)估計(jì)算公式和評(píng)估程序等技術(shù)問(wèn)題，并結(jié)合實(shí)際給出一個(gè)典型5G基站的安全邊界計(jì)算案例。

發(fā)表于：8/19/2020 11:43:00 AM

5G邊緣計(jì)算機(jī)房規(guī)劃方法研究[通信與網(wǎng)絡(luò)][5G]

為滿足5G三大場(chǎng)景的業(yè)務(wù)要求，基于網(wǎng)絡(luò)功能虛擬化的邊緣計(jì)算技術(shù)應(yīng)運(yùn)而生。運(yùn)營(yíng)商應(yīng)順應(yīng)產(chǎn)業(yè)趨勢(shì)，布局邊緣計(jì)算，這對(duì)機(jī)房資源盤活、云網(wǎng)協(xié)同經(jīng)營(yíng)具有重要意義。從5G邊緣計(jì)算的需求和價(jià)值出發(fā)，分別從業(yè)務(wù)和成本兩個(gè)層面入手，提出5G邊緣計(jì)算機(jī)房規(guī)劃部署方法，同時(shí)對(duì)機(jī)房電源、空調(diào)等基礎(chǔ)設(shè)施配置提出要求。

發(fā)表于：8/19/2020 11:36:00 AM

基于大數(shù)據(jù)的5G規(guī)劃方法研究[通信與網(wǎng)絡(luò)][5G]

2020年是移動(dòng)運(yùn)營(yíng)商5G規(guī)模部署和商用之年，而隨著運(yùn)營(yíng)商各大系統(tǒng)朝平臺(tái)化、自動(dòng)化方向發(fā)展，以云計(jì)算為載體、大數(shù)據(jù)為手段，借助系統(tǒng)平臺(tái)進(jìn)行5G規(guī)劃建設(shè)將有效助力國(guó)家5G戰(zhàn)略快速落地。首先分析基于大數(shù)據(jù)及平臺(tái)化的5G站址規(guī)劃總體方案，再對(duì)方案中涉及的NR(New Radio)覆蓋預(yù)測(cè)及能力算法進(jìn)行詳細(xì)分析，最后研究基于5G仿真接口調(diào)用的站址規(guī)劃方案。

發(fā)表于：8/18/2020 8:38:00 AM