頭條 使用有安全保障的閃存存儲構建安全的汽車系統 在現代汽車嵌入式系統中，高度安全的數據存儲是必不可少的，尤其是在面對日益高明的網絡攻擊時。本文將介紹設計師正確使用閃存的步驟。 最新設計資源 基于Nucleus Plus的RLC層定時器的設計[嵌入式技術][其他] 為保證通信系統的正常運行，給出了一種LTE系統協議棧無線鏈路控制(RLC)層定時器的實現方法。結合Nucleus Plus 操作系統重點介紹了多實例模式下RLC層定時器的實現機制，并改善了操作系統中定時器的重啟功能，實現了對定時器的靈活控制。 發表于：1/14/2014 基于雙閃存的大容量沖擊波超壓測試系統[測試測量][其他] 為了解決沖擊波超壓測試系統的存儲容量小、功耗大的問題，設計了一種基于AVR單片機和CPLD的雙閃存沖擊波超壓測試系統。闡述了存儲測試方法，設計了負延時模塊，通過CPLD對被測量進行高速采集，使用單片機控制兩片閃存交替工作的模式來記錄被測信號。根據被測信號的頻譜選擇了傳感器，針對該傳感器設計了模擬信號調理電路和數字電路。實驗證明將系統應用于爆炸現場可完成對沖擊波壓力信號的檢測和存儲。 發表于：1/14/2014 基于FPGA的擺臂伺服控制系統設計[可編程邏輯][其他] 擺臂伺服控制系統是大氣紅外干涉儀的重要組成部分，在分析干涉儀工作原理和伺服控制需求的基礎上，給出了一種采用FPGA實現伺服控制、結合典型Ｈ型直流PWM電路，構成數字化擺臂伺服控制系統的設計方法，仿真與實驗結果驗證了設計的正確性。 發表于：1/14/2014 LDO環路穩定性及其對射頻頻綜相噪的影響[模擬設計][其他] 本文首先簡要地介紹了LDO 的噪聲來源及環路穩定性對輸出噪聲的影響；其次，根據調頻理論推導出VCO 的相位噪聲與LDO 的噪聲頻譜密度的理論計算關系。在此基礎上，為了驗證LDO 噪聲對射頻頻綜輸出相噪的影響，分別采用TPS7A8101 和TPS74401 LDO 評估板給TRF3765 射頻頻綜評估板供電，對比測試這兩種情況下的TRF3765 相噪曲線；同時，為了驗證LDO 環路穩定性對頻綜相噪的影響，針對TPS7A8101 評估板的參考電路做出部分修改，并對比測試了電路修改前后的TRF3765 輸出相噪。 發表于：1/14/2014 HyperLink編程和性能考量[嵌入式技術][其他] HyperLink 為兩個KeyStone 架構DSP 之間提供了一種高速，低延遲，引腳數量少的通信接口。HyperLink 的用戶手冊已經詳細的對其進行了描述。本文主要是為HyperLink 的編程提供了一些額外的補充信息。 發表于：1/14/2014 Altera ArriaGX FPGA入門開發方案[可編程邏輯][其他] Altera公司的ArriaGXFPGA是帶有收發器的中端FPGA系列。其收發器速率高達3.125Gbps，您可以利用它來連接支持PCIExpress,千兆以太網,SerialRapidIO,SDI等協議的現有模塊和器件。具有同類最佳的信號完整性,是功耗最低的中端FPGA，適用于需要32個支持背板的6.5536Gbps收發器的應用.本文介紹了ArriaGXFPGA主要特性和架構圖,以及ArriaVGXFPGA入門開發板主要特性,框圖,電路圖,PCB元件布局圖和材料清單. 發表于：1/14/2014 基于FPGA的多通道生理信號監護儀的設計[可編程邏輯][其他] 提出了一種基于SoPC技術的生理信號監護系統的設計方案，以Altera公司Cyclone II系列EP2C35F672芯片為核心，設計了心電、脈搏波、血氧信號采集和處理模塊。基于Nios II嵌入式軟核處理器進行應用程序開發，實現了多通道生理信號的24小時實時監控。 發表于：1/13/2014 基于粒子群優化的最小誤比特率波束成型設計[通信與網絡][其他] 針對最小誤比特率準則的多天線波束成型目標函數的多維度、非線性優化難題，提出了粒子群優化算法輔助的最小誤比特率波束成型算法，有效地獲得了最優的權重向量，解決了最小誤比特率優化問題。該方案能夠成功地避免陷入局部最優解，而快速收斂于全局最優解。仿真結果表明，直接以最小化系統的誤比特率為目標的基于粒子群優化算法的最小誤比特率波束成型算法,明顯優于傳統的最小均方誤差波束成型技術。 發表于：1/13/2014 采用MonoDFT測頻的單比特接收機性能分析[通信與網絡][其他] 單比特數字接收機具有瞬時帶寬大、處理實時、靈敏度高、體積小等優點，作為新一代數字瞬時測頻接收機，在電子戰領域具有廣泛用途。主要從理論和實驗兩個方面對MonoDFT測頻算法進行研究，在10 GS/s采樣條件下，采用256點MonoDFT可以獲得-70 dBm的靈敏度和小于500 ns 的延遲時間。 發表于：1/13/2014 一種低熱耗功率的電容降壓型直流電源[電源技術][其他] 電容降壓型直流電源以體積小、成本低的特點，廣泛應用于各類小功率電子設備中。針對傳統電容降壓型直流電源電路，通過引入一個可控硅器件，并對電路結構進行適當調整，設計出一種新型的電容降壓型直流電源。該電源在輸出負載變小甚至空載時，均表現出很低的熱耗功率特性，從而有效地解決了傳統電容降壓型直流電源因熱耗功率過大而導致的發熱問題。該電源結構簡單，輸出可調，負載變化適應性強。 發表于：1/13/2014 Virtex-7 FPGA Gen3 集成模塊Completion timeout機制[可編程邏輯][其他] 任何一種 split 交易協議都存在 Requesters 得不到期望的 Completion 的風險。為了允許 Requesters 使用一種標準方式從這種情況下恢復，規定了 Completion timeout機制。 發表于：1/10/2014 TI AM335x ARM Cortex-A8微處理器開發方案[嵌入式技術][其他] TI公司的M335x系列是基于ARMCortex－A8的微處理器,具有增強的圖像和圖形處理,外設和工業接口如EtherCAT和PROFIBUS,支持Linux和Android高級操作系統(HLOS),包括用于3D加速的POWERVRSGX圖像加速器,主要用在游戲機外設,家庭和工業自動化,智能銷售系統,打印機,高擋玩具,消費類醫療設備和衡器.本文介紹了AM335x系列產品主要特性和框圖,以及AM335x評估板TMDSSK3358主要特性,框圖,電路圖和材料清單. 發表于：1/10/2014 基于FPGA的雷達信號源設計[可編程邏輯][其他] 介紹了直接數字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設計出產生連續波、重頻參差抖動、頻率捷變、線性調頻以及二相編碼等雷達信號的系統方案。實驗結果表明，該設計靈活且性能良好，具有廣泛的應用前景。 發表于：1/10/2014 多態并行處理器中的SIMD控制器設計與實現[嵌入式技術][其他] 設計和實現了一種多態并行處理器中的SIMD控制器。為滿足圖像并行處理的需要，以實現高效的數據級并行計算為目標，采用狀態機實現了行、列、簇控制器的設計，完成了SIMD指令的發送、數據的加載和遠程數據的傳輸。在陣列機上分區并發實現了SIMD和MIMD兩種計算模式，能夠實現兩種計算模式的切換。專用的硬件電路設計提高了該處理器處理并行數據的能力。 發表于：1/10/2014 基于FPGA的雷電定位系統高精度時標設計[可編程邏輯][其他] 介紹了一種基于到達時差法（TOA）的雷電定位系統中高精度時間標記產生方法。目前全球定位系統（GPS）可以提供協調世界時（UTC）和精度達微秒乃至納秒級的秒脈沖（PPS）。在雷電定位過程中，不同探測站需要對采集到的閃電輻射脈沖進行時間標記以確定雷電信號到達各站之間的時間差，并由多站定位算法得到閃電發生的位置。該時標系統采用Altera公司的FPGA 芯片EP2C8Q208和U-BLOX公司的GPS芯片NEO-6M實現，其時間標記精度可達1 μs。 發表于：1/10/2014 ?…731732733734735736737738739740…?
