| 探索分布式仿真方法加速Chiplet系統(tǒng)級(jí)驗(yàn)證 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：3961 K | |
| 標(biāo)簽： Chiplet架構(gòu) 系統(tǒng)級(jí)驗(yàn)證 分布式仿真技術(shù) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著人工智能（AI）和高性能計(jì)算領(lǐng)域?qū)π酒懔π枨蟮脑鲩L，Chiplet方案正日益受到行業(yè)重視。然而Multi-Die系統(tǒng)復(fù)雜性和規(guī)模的擴(kuò)大導(dǎo)致仿真消耗服務(wù)器資源大、驗(yàn)證交付周期延長等。為解決這些問題，分析了傳統(tǒng)的三步法和Socket驗(yàn)證方法，重點(diǎn)探索了Cadence分布式仿真方案，基于某實(shí)際Chiplet項(xiàng)目將系統(tǒng)級(jí)仿真任務(wù)分解成多個(gè)子Die并行執(zhí)行的仿真實(shí)例，從服務(wù)器內(nèi)存、跨服務(wù)器通信延遲、同步時(shí)間精準(zhǔn)調(diào)控、信號(hào)連接開始時(shí)間及信號(hào)連接數(shù)量等多個(gè)方面探索了分布式仿真提效的措施，實(shí)現(xiàn)了超大規(guī)模Chiplet系統(tǒng)級(jí)RTL仿真和回歸效率提升。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Chiplet架構(gòu) 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2