| 基于JESD204B接口的波形產(chǎn)生FPGA設(shè)計(jì) | |
| 所屬分類(lèi)：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4554 K | |
| 標(biāo)簽： JESD204B 高速串行傳輸 UDP協(xié)議 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種基于JESD204B接口的波形產(chǎn)生的FPGA設(shè)計(jì)方案，該設(shè)計(jì)主要由FPGA、DAC、DDR3以及網(wǎng)口芯片組成，實(shí)現(xiàn)產(chǎn)生雙通道、頻率范圍為2 GHz～3.5 GHz的中頻信號(hào)。FPGA與DAC由高速串行接口JESD204B進(jìn)行連接，實(shí)現(xiàn)雙通道的波形產(chǎn)生、數(shù)字上變頻及數(shù)模轉(zhuǎn)換，網(wǎng)口芯片與DDR3用于傳輸和存儲(chǔ)一些特殊數(shù)字波形。詳細(xì)介紹了JESD204B接口時(shí)鐘同步、DDS信號(hào)發(fā)生器、數(shù)字波形接收、緩存和發(fā)送等關(guān)鍵功能的設(shè)計(jì)。最后通過(guò)頻譜分析儀抓捕DAC輸出的中頻信號(hào)驗(yàn)證了FPGA設(shè)計(jì)的可靠性。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
wwei 的最新分享
- 基于大數(shù)據(jù)的飛參數(shù)據(jù)融合集成與應(yīng)用技術(shù)研究
- 戰(zhàn)場(chǎng)大數(shù)據(jù)與數(shù)據(jù)安全防護(hù)的認(rèn)識(shí)與思考
- 基于圖卷積神經(jīng)網(wǎng)絡(luò)的分布式半監(jiān)督自動(dòng)標(biāo)注方法
- 用于數(shù)據(jù)采集和應(yīng)用的便攜式保障系統(tǒng)設(shè)計(jì)
- 基于多源態(tài)勢(shì)數(shù)據(jù)融合的體系仿真與效能評(píng)估方法
- 面向輕武器射擊的數(shù)據(jù)智能采集關(guān)鍵技術(shù)研究
- 數(shù)據(jù)質(zhì)量治理解決方案研究
- 基于分布式處理的航天試驗(yàn)大數(shù)據(jù)分析研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2