| 基于ATE的千級數(shù)量管腳FPGA多芯片同測技術(shù) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：3523 K | |
| 標簽： 現(xiàn)場可編程門陣列 自動化測試系統(tǒng) 多芯片同測 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著超大規(guī)模FPGA芯片技術(shù)發(fā)展，芯片管腳數(shù)量提升到1 000以上，如何實現(xiàn)超大規(guī)模多引腳FPGA芯片高效測試成為ATE在線測試難點。針對一款千級數(shù)量管腳超大規(guī)模的FPGA芯片，基于FPGA的可編程特性，采用多芯片有效pin功能并行測試和單芯片全pin電性能參數(shù)測試相結(jié)合的方法進行ATE測試，實現(xiàn)了千級數(shù)量管腳FPGA芯片的4芯片同測，測試效率提升3倍多。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
現(xiàn)場可編程門陣列 相關(guān)資源
- 基于芯粒的Flash FPGA驅(qū)動測試技術(shù)
- 基于ATE的千級數(shù)量管腳FPGA多芯片同測技術(shù)
- 基于以太網(wǎng)的FPGA遠程調(diào)試系統(tǒng)設(shè)計
- 基于FPGA的萬兆以太網(wǎng)UDP協(xié)議通信接口設(shè)計
- 皮秒級多脈沖時間間隔大量程時間測量系統(tǒng)設(shè)計
- 軌道動靜結(jié)合快速檢測多源數(shù)據(jù)采集模塊設(shè)計
- 一種基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計
- 基于EAPR的局部動態(tài)自重構(gòu)系統(tǒng)的實現(xiàn)
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2