| 新型PD協(xié)議芯片BMC解碼電路的設(shè)計(jì)與驗(yàn)證 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>611 K | |
| 標(biāo)簽： BMC解碼 USB PD協(xié)議 FIR | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種新型PD協(xié)議芯片BMC解碼電路。在傳統(tǒng)BMC解碼電路的基礎(chǔ)上，首先，將計(jì)數(shù)器從解碼模塊中分離出來并在解碼模塊內(nèi)新增狀態(tài)機(jī)，通過改變狀態(tài)機(jī)的跳轉(zhuǎn)條件實(shí)現(xiàn)了對單比特周期突變25%的BMC信號的解碼；然后，新增的FIR濾波器使得Threshold值隨Cnt值線性變化，實(shí)現(xiàn)了對周期多次連續(xù)變化的BMC信號成功解碼；最后，利用Synopsys公司的Verilog Compiled Simulator進(jìn)行仿真驗(yàn)證，證明了新方案可以對周期相差25%的相鄰兩位BMC信號解碼，可以對周期以6.25%增加的連續(xù)十位進(jìn)行解碼。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
BMC解碼 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2