| 一種超低輸入共模電壓的動態比較器電路設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>888 K | |
| 標簽： 動態比較器 低輸入共模范圍 低功耗比較器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了適應物聯網低功耗的應用場景，并滿足低電源電壓和低輸入共模電壓的工作要求，提出了一種適用于超低輸入共模電壓的雙正反饋回路動態比較器。該比較器采用時序開關控制輸入輸出，解決了傳統動態比較器在輸入電壓低于閾值電壓時無法正常工作的問題，增大了輸入動態范圍；電源到地之間僅堆疊兩級MOS管，降低了最小電源電壓；引入兩個正反饋回路，提高了分辨率。采用TSMC 180 nm CMOS工藝設計和驗證，仿真結果表明，在電源電壓為900 mV，差模電壓為1 mV情況下，提出的比較器最低共模電壓為51 mV，與傳統StrongARM動態比較器和DoubleTail動態比較器相比，分別降低了374 mV和264 mV；當輸入共模電壓低于閾值電壓時，在中等的功耗下實現了最低的延時。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2