頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 2011 FPGA行業誰最給力？ 2010已成為歷史。Altera和Xilinx都宣布在2011年第一季度推出28nm FPGA，Archronix宣布在2011年第四季度推出22nm FPGA。也許，2011年末甚至2012年，Xilinx與Altera的28nm產品面對的是整整領先自己一代的Achronix 22nm產品，兩家也只有盡快推出穩定的28nm產品，才能奪得市場先機。2011年，究竟誰最給力，讓我們拭目以待！ 發表于：2/21/2011 基于FPGA和DDS的壓電陶瓷驅動器驅動電源設計 針對壓電驅動微動平臺開發了一種快響應動態電源。以FPGA內建DDS作為驅動電源控制器及信號發生器，基于集成高壓運放設計了帶補償校正網絡的橋式功率放大器，并進行了理論分析、仿真與實驗研究。測試結果表明，該設計滿足了精密定位系統穩定性、快速性及高精密的驅動要求。 發表于：2/21/2011 基于FPGA的信號小波實時處理方法 根據小波去噪的原理及特點，提出了用 FPGA實現小波實時信號處理的方法。實驗結果證明采用FPGA實現小波信號處理能在低信噪比的情況下有效去除噪聲，同時能夠滿足信號處理系統的實時性要求。 發表于：2/21/2011 星載FPGA混合時鐘域設計 設計了以XC2V3000為核心處理芯片的星載FPGA系統的涵蓋高速、中速、低速和甚低速的混合時鐘域，對混合時鐘域可靠性設計中的關鍵問題，如資源降額、時序冗余、布局布線等，做了深入研究，提出了基于全局時鐘網絡、時鐘鑒相、FIFO緩沖的多時鐘同步設計解決方案，并在實際工程中驗證了方案的可行性和可靠性。 發表于：2/21/2011 適合便攜應用的集成EMI濾波及ESD保護方案 如今的手機等便攜設備的尺寸日趨小巧纖薄，同時又在集成越來越多的新功能或新特性，如大尺寸顯示屏、高分辨率相機模塊、高速數據接口、互聯網接入、電視接收等，讓便攜設備的數據率及時鐘頻率越來越高。 發表于：2/21/2011 一種基于PLL的測試測量時鐘恢復方案 不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發揮著重要作用。由于... 發表于：2/21/2011 基于FPGA的智能營區防沖擊系統設計 摘要：為提高安防措施，延緩不法分子動作，確保營區安全，提出一種營區智能防沖擊系統解決方案。該方案以移動物體的外形形狀、車牌信息、車輛速度為輸入特征，采用虛擬線圈感應、車牌識別、車輛測速、系統控制等方法 發表于：2/20/2011 基于FPGA的多DSP紅外實時圖像處理系統 多處理器系統已廣泛應用于高速信號處理領域，為提高系統性能，更好地發揮多處理器優勢，介紹采用基于FPGA的多DSF架構。利用FPGA作為數據調度核心，將處理器從繁雜的數據通信工作中解放出來，充分發揮了多處理器的并行工作能力，增強了系統的重構和拓展性。該系統已應用于工程實踐中，以一塊高密度電路板實現了從數據采集到圖像校正、圖像處理，以及圖像顯示的整個流程，能夠滿足對處理時間要求較高、較為復雜的圖像處理算法的要求。 發表于：2/20/2011 基于MicroBlaze軟核的液晶驅動程序設計 MicroBlaze采用功能強大的32位流水線結構，包含32個32位通用寄存器和1個可選的32位移位器，時鐘頻率可達150MHz；在Virrex一4FPGA上運行速率高達120DMIPS，僅占用Virtex—IIProFPGA中的950個邏輯單元。 發表于：2/20/2011 基于多相濾波的數字接收機的FPGA實現 摘要：給出了一種基于多相濾波的數字信道化接收機的實現方法，系統的處理帶寬為875MHz，解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機的接收盲區，采用信道重疊的方法，連續覆蓋瞬時帶寬。在信道化 發表于：2/19/2011 ?…427428429430431432433434435436…?
