頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于循環前綴的OFDM同步算法研究與FPGA實現 提出了一種基于循環前綴的符號同步算法。此算法在最大似然估計的基礎上加以改進，簡化了符號同步中相關運算的判決方法，在保持同步效率的同時，極大地節約了硬件資源，使算法更易于硬件實現。改進算法基于IEEE 802.11a的標準提出，通過Matlab仿真分析其性能，并在FPGA硬件平臺上實現，利用ChipScope觀測得到波形。實驗結果表明，電路系統工作可靠，滿足設計要求。 發表于：2/25/2011 基于SOPC的嵌入式數字音頻AGC系統的設計與實現 本設計采用SOPC技術，利用FPGA實現SDI接口邏輯，移植μC／OS-Ⅱ實時操作系統為嵌入式應用軟件運行平臺，可以實現與廣電設備的無縫接合。通過設計采用一種適于實時性的多參數融合的AGC算法對數字音頻信號進行AGC處理，實現了具有抑制一定噪聲能力的嵌入式數字音頻AGC系統。測試表明該系統達到設計預期目標，改善了傳統音頻AGC處理中的一些缺陷，輸出音頻穩定平衡，完全滿足實際需要，可廣泛應用在數字演播室中的數字音頻實時AGC處理上。 發表于：2/25/2011 Lattice獨辟蹊徑，收獲頗豐 2010年，Lattice的總收入為2.978億美元，比2009年增加了1億美元。值得一提的是，在2009年，Lattice是唯一收入增長的公司。在Lattice的三大產品（中端FPGA，低密度PLD以及混合信號產品）中，低密度PLD占Lattice總收入的65%，其增長也是最快的，中端FPGA占25%~30%，混合信號產品占了5%。 發表于：2/24/2011 適用于LatticeECP3 FPGA系列的HDR攝像機開發套件和評估參考設計 萊迪思半導體公司（NASDAQ: LSCC）今日發布了萊迪思HDR-60攝像機開發套件，這是一款基于LatticeECP3? FPGA系列可量產的高清（HD）攝像機開發系統。預載入了萊迪思合作伙伴Helion GmbH帶有即插即用的評估版圖像信號處理（ISP）流水線的IP核，該開發套件開箱即可使用。該IP可實現每秒60幀的1080p，帶有2D降噪和高動態范圍（HDR）。開發套件外形大小符合市售攝像機外殼尺寸并能夠同時支持兩個傳感器，開發套件可實現快速評估和高清HDR攝像機樣機的設計，適用于安防、交通控制、視頻會議和汽車應用。所有購買的客戶可免費獲得原理圖和布線文件，有助于進一步加快產品上市時間。萊迪思HDR-60攝像機開發套件的售價為399美元。 發表于：2/24/2011 基于CPLD的多路數據采集系統的設計 摘要：隨著數字化生活的到來，數據采集系統在日常生活中的應用越來越顯著。模擬信號和數字信號之間的轉換已成為計算機控制系統中不可缺少的環節。較傳統數據采集系統，以可編程邏輯器件實現的數據采集系統具有時鐘頻率高，內部延時小，速度快，效率高，組成形式靈活等特點。 發表于：2/24/2011 基于FPGA 的嵌入式塊SRAM 的設計 文章中提出了一種應用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態下，可對所有存儲單元進行清零，且編程后為兩端口獨立的雙端存儲器。當與FPGA其他邏輯塊編程連接時，能實現FIFO等功能。 發表于：2/24/2011 基于FPGA的電子穩像系統的設計 電子攝像系統已廣泛應用于軍用及民用測繪系統中，但是效果受到其載體不同時刻姿態變化或震動的影響。當工作環境比較惡劣，尤其是在航空或野外操作時，支撐攝像機平臺的震動會引起圖像畫面的抖動，令觀察者視覺疲勞，從面產生漏警和虛警。所以在運行中，如何穩像成為十分重要的問題，特別是在長焦距、高分辨力的監視跟蹤系統中更加突出。具璞蒿、實性性強、體積小巧等特點，得到更廣泛的應用。 發表于：2/24/2011 CPLD在發射機控制保護系統中的應用 新技術的發展使發射機控制保護電路的技術不斷進步，CPLD在實現控制保護電路功能方面有其獨到的優勢，在國外這種模塊化的控制保護電路已經很普遍，跟上國際先進技術應是我們努力的方向。 發表于：2/24/2011 基于MAX7000系列CPLD的數據采集系統 CPLD是復雜的PLD，專指那些集成規模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅動、內含ROM或FLASH(部分支持在系統編程)、可加密、低電壓、低功耗以及支持混合編程技術等突出特點。而且CPLD的邏輯單元功能強大，一般的邏輯在單元內均可實現，因而其互連關系簡單，電路的延時就是單元本身和集總總線的延時(通常在數納秒至十數納秒)，并且可以預測。所以CPLD比較適合于邏輯復雜、輸入變量多但對觸發器的需求量相對較少的邏輯型系統。MAX7000系列產品與高速數據采集系統的要求相符，十分適合于高速設計。由MAX7000系列CPLD設計的高速數據采集系統已經應用在電力系統某精確故障定位系統中。1高速數據采集系統的硬件結構對于一般的高速數據采集系統而言，除了采用高速的A/D轉換器、高速存儲器等高速器件之外，還要解決如何高速尋址、如何控制總線邏輯、如何進行高速存儲以及如何方便地與PC機交換數據等問題。這些問題都是設計一個高速數據采集系統所要共同面對的問題。兼顧這些共性問題，筆者設計了一套以精確故障定位為目的的高速數據采集系統。 發表于：2/24/2011 如何在POWERPCB中隱藏一部分PIN腳 由于一些板，尤其是U盤等面積很小的板，FLASH中只使用了為數不多的幾個PIN，為了可以讓其它PIN下面可以走線，增加GND網絡的面積，所以實際操作中要隱藏一些PIN。這需要如何操作呢？ 發表于：2/23/2011 ?…426427428429430431432433434435…?
