頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 用低成本FPGA實現低延遲變化的CPRI 無線TEM（電信設備制造商）正受到布署基站架構的壓力，這就是用更小體積、更低功耗、更低制造成本來建立，部署和運營。達到此目的的關鍵策略是從基站中分離出RF接收器和功率放大器，用它們來直接驅動各自的天線。這稱為射頻拉遠技術(RRH)。通過基于SERDES的公共無線接口(CPRI)將基帶數據傳回到基站。本文主要闡述特定的低延遲變化的設計思想，在低成本FPGA上利用嵌入式SERDES收發器和CPRI IP（知識產權）核實現。 發表于：7/14/2011 基于FPGA的自適應波束形成算法實現 1引言在雷達及聲納信號處理系統中，波束形成算法通常采用DSP軟件編程實現，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴展的優點，但對于實時性能要求很高的系統，如雷達、聲納探測和 發表于：7/14/2011 基于CycloneII系列FPGA的DDFS信號源實現 本設計在不向外擴展ROM存儲器的情況下，對DDFS設計進行優化，充分利用Cyclone II系列FPGA的片上資源，其輸出正弦信號最高頻率可達4 MHz以上。只要采用更好的方案進行設計，使采樣點可以做到232個及以上，頻率分辨率可以做到0．015 Hz，達到mHz量級，進一步提高信號源的輸出信號頻率范圍及頻率分辨率等技術指標，可利用Cyclone II系列芯片設計出性能優良的信號源，達到實用信號源的要求。 發表于：7/14/2011 基于CPLD和嵌入式系統的LED點陣顯示 通過采用自頂向下的設計思想，綜合運用高速CPLD、雙口RAM等技術和芯片，設計出了大、小屏幕皆適合的顯示控制電路。特別是利用單片機、CPLD與雙口RAM的無縫結合，將復雜的任務分配給不同的硬件處理，滿足了對實時性的要求。本系統不僅給大屏幕LED點陣顯示提供了優良的控制電路，而且為CPLD器件和EDA技術提供了切實的應用實例。其中，共享雙口RAM的應用，為高速總線與低速總線的通信提供了一個新的解決方案。 發表于：7/14/2011 中微公司發布用于22納米及以下芯片加工的下一代刻蝕設備 中微半導體設備（上海）有限公司（以下簡稱“中微”）于本周 SEMICON West 期間發布面向22納米及以下芯片生產的第二代300毫米甚高頻去耦合反應離子刻蝕設備 -- Primo AD-RIE(TM)。基于已被業界肯定的Primo D-RIE(TM) 刻蝕設備，中微 Primo AD-RIE 應用了更多技術創新性來解決高端芯片復雜生產過程帶來的挑戰，同時保證了芯片加工的質量。這些技術創新包括：先進的射頻系統保證了刻蝕過程的穩定性和可重復性，更好的調諧能力確保了超精細的關鍵尺寸均勻度，更優異的反應室內壁材料以降低缺失來提高產品良率。 發表于：7/12/2011 基于FPGA與色敏傳感器的顏色識別系統 隨著新技術、新材料的不斷涌現，在現代化工業生產中，顏色識別系統的應用越來越多，也越來越復雜。以色敏傳感器為探測器，使用內嵌NiosII軟核處理器的FPGA作為運算、控制核心的顏色識別系統，具有結構簡單、可靠性高、使用方便、擴展性強等優點。利用FPGA快速強大的處理功能，能夠快速、準確地實現顏色的識別。利用現代信息融合技術，采用新型、高靈敏、響應快的色敏傳感器，一定能使顏色識別更加精確、更加可靠。 發表于：7/12/2011 基于XC2C64A芯片的無線錄井絞車信號檢測電路設計 在錄井儀器中,深度系統是最重要的部分,在深度系統中,大鉤高度的測量是最為關鍵的。通過絞車信號的實時數據檢測，可得到與大鉤高度相關的絞車脈沖信號計數值,將該值傳入上位機，通過相應的計算可以得到實時的井深。 發表于：7/12/2011 基于FPGA的三相SPWM的設計及其優化 三相SPWM的產生一般可以通過三相相位上互差120°的正弦波與三角波比較來實現。三相正弦表可以由三個獨立的相位互差120°的正弦表組成，這在設計思路上是簡單的，但實際中卻有很大的浪費。目前有人采用了分時復用的方法來減少三相正弦表所占用的邏輯門[1]。從正弦波的波形可以看出，正弦波具有很好的對稱性，還能對正弦表再進行優化。 因此，本文提出了利用分時復用以及正弦波的對稱性，對三相正弦表進一步優化，以進一步減少正弦表所占用的邏輯門，提高FPGA的利用率。 發表于：7/12/2011 利用FPGA和DSP直接控制硬盤實現存儲控制的方法 數據存儲是數據采集過程中的一個重要環節，目前大部分數據存儲系統都是用內置工控機的方法完成數據保存任務，這種方法系統功耗大，硬件成本高，不適用于具有內記功能要求的系統。本系統采用FPGA和DSP直接控制硬盤進行數據存儲，并采用一片FIFO 作為數據緩存，設計思路比較新穎，硬件結構簡單，成本低，直接控制硬盤的方法可將系統功耗降至最低，具有自動內記功能，能及時存儲采集到的數據。本系統已經應用于某信號采集設備中，實踐證明可滿足使用要求，能夠滿足80Khz數據采樣率系統的存盤要求。 發表于：7/11/2011 基于NiosII的SOPC多處理器系統設計方法 本文將對基于NiosII的SOPC多處理器系統的實現原理、設計流程和方法進行詳細的討論。 發表于：7/11/2011 ?…377378379380381382383384385386…?
