頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的精跟蹤系統 APT系統分為粗跟蹤系統和精跟蹤系統。粗跟蹤系統主要負責完成信標光的初始時期的大范圍掃描和捕獲，引導信標光光斑進入精跟蹤視場，跟蹤精度和帶寬較低；精跟蹤系統主要負責完成信標光的精確跟蹤和鎖定，國內外已進行了有關精跟蹤的不少研究，它所要求的跟蹤精度和帶寬較高，它的精度和帶寬決定了整個APT系統的精度和帶寬，同時它的另一個主要功能是克服因大氣擾動和平臺振動造成的信標光光斑抖動，維持穩定的激光通信鏈路。針對目前激光無線通信所要用到的關鍵技術，和空一地激光無線通信終端應具有集成度高、功耗低、體積小和重量輕等一系列特點，本文設計了一種以FPGA作為控制芯片的精跟蹤系統。 發表于：2/17/2012 汽車尾燈VHDL設計 汽車尾燈VHDL設計標簽/分類：1．系統設計要求用6個發光管模擬6個汽車尾燈（左右各3個），用4個開關作為汽車控制信號,分別為：左拐、右拐、故障和剎車。車勻速行駛時，6個汽車尾燈全滅；右拐時，車右邊 發表于：2/17/2012 FPGA與DSP信號處理系統的散熱設計 FPGA與DSP信號處理系統的散熱設計,引言 隨著系統性能的不斷提升，系統功耗也隨之增大，如何對系統進行有效的散熱，控制系統溫度滿足芯片的正常工作條件變成了一個十分棘手的問題。通常使用風冷技術對系統進行散熱。采用風冷技術時要重點考慮散熱 發表于：2/17/2012 采用FPGA協處理的無線子系統 FPGA可與DSP處理器一起使用，作為獨立的預處理器(有時是后處理器)器件，或者作為協處理器。在預處理架構中，FPGA直接位于數據通路中負責信號預處理，預處理后的信號可以高效又經濟地移交給DSP處理器進行速率較低的后續處理。 發表于：2/17/2012 人臉檢測系統的SoPC設計 本文的人臉檢測跟蹤系統利用32 位Nios Ⅱ軟核處理器在FPGA上完成設計, 減小了系統的體積， 而且在PC上開發的程序可移植到Nios Ⅱ處理器上，實現了片上系統。Nios 是性價比較高的微處理器軟核，可以方便地把用戶需要的接口和自定義的邏輯加入到系統中。本文介紹的方法體現了SoPC 嵌入式系統的靈活性。因此，這種方法能夠有效地縮短開發周期、 同時能夠延長產品的生命周期、 可以不斷地在原有產品的基礎上進行升級設計。 發表于：2/16/2012 基于FPGA的千兆網絡數據采集系統設計與實現 介紹了網絡流量管理中的網絡數據采集系統的設計與實現。以Altera StratixGX系列FPGA為平臺，結合Marvell 88E1111網絡芯片，完成了網絡數據采集系統。本設計采用SoPC技術，利用Altera提供的千兆以太網IP核，完成FPGA系統無縫連接千兆以太網，實現網絡數據包采集。 發表于：2/15/2012 Microsemi推出新封裝形式的耐輻射型“航空飛行”FPGA 器件 功率、安全性、可靠性和性能差異化半導體解決方案的領先供貨商美高森美公司(Microsemi Corporation，納斯達克代號：MSCC) 今天宣布，今天宣布，該公司的耐輻射型(radiation tolerant) RT ProASIC®3 FPGA產品系列現可以陶瓷四方扁平封裝(CQFP)形式供貨。CQFP封裝符合經過時間考驗與飛行驗證的電路板和組裝技術要求。此外，陶瓷可耐受極端的操作溫度，使其成為要求嚴苛的航空航天應用理想材料。 發表于：2/15/2012 Altera榮獲中興通訊2011年度全球最佳合作伙伴獎 Altera公司今天宣布，公司榮獲中興通訊2011年度全球最佳合作伙伴獎。Altera于2011年12月14日在中國深圳中興通訊的年度供應商大會上獲得了這一獎項。中興通訊認為Altera在提供前沿技術、優秀產品以及及時交付產品和支持上是關鍵戰略合作伙伴。 發表于：2/15/2012 SOPC中自定義外設和自定義指令性能分析 NiosII是一個建立在FPGA上的嵌入式軟核處理器，靈活性很強。作為體現NiosII靈活性精髓的兩個最主要方面，自定義外設和自定義指令的性能開始受到越來越多開發者的關注。本文在對NiosII自定義外設和自定義指令進行深入研究后，采用實驗的方法，通過實例CRC32對比了在實現相同功能的情況下，自定義外設和自定義指令的性能差異，并從自定義外設和自定義指令的實現機理上給予說明。 發表于：2/15/2012 JPEG2000中53離散小波多層變換FPGA實現研究 本文提出了一種快速、有效的JPEG 2000 5／3小波變換的VLSI設計結構，該結構將數據的奇偶分裂、邊界延拓嵌入到地址產生單元對雙端口RAM的操作中，不需要額外的計算單元，采用移位-相加操作代替卷積操作，通過Verilog編寫RTL級代碼并進行功能仿真，最后完成了在FPGA上的驗證，最高時鐘頻率達到156 MHz，整體性能優越。 發表于：2/15/2012 ?…307308309310311312313314315316…?
