欧美成人精品网站播放,欧美精品v欧洲精品,欧美精品VIDEOSSEX少妇

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠(chǎng)返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

GLOBALFOUNDRIES Fab 8添置工具以實(shí)現(xiàn)20納米及更尖端工藝的3D芯片堆疊

GLOBALFOUNDRIES近日宣布，在為新一代移動(dòng)和消費(fèi)電子應(yīng)用實(shí)現(xiàn)3D芯片堆疊的道路上，公司達(dá)到了一個(gè)重要的里程碑。在其位于美國(guó)紐約薩拉托加郡的Fab 8，GLOBALFOUNDRIES已開(kāi)始安裝一套可在尖端20納米技術(shù)平臺(tái)上的半導(dǎo)體晶圓中構(gòu)建硅通孔(TSV)的特殊生產(chǎn)工具。此舉將使客戶(hù)能夠?qū)崿F(xiàn)多個(gè)芯片的堆疊，從而為滿(mǎn)足未來(lái)電子設(shè)備的高端要求提供了一條新的渠道。

發(fā)表于：5/2/2012

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計(jì)

最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開(kāi)發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專(zhuān)用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實(shí)現(xiàn)高速信號(hào)處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性?xún)r(jià)比的解決方案。

發(fā)表于：5/1/2012

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開(kāi)發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。

發(fā)表于：5/1/2012

基于U盤(pán)和單片機(jī)的FPGA配置

以前的設(shè)計(jì)大多是將配置數(shù)據(jù)存放在FPGA組成的系統(tǒng)上，本文提出將配置數(shù)據(jù)存放在使用者自己攜帶的外部存儲(chǔ)器(如可加密的U盤(pán))中。使用前將U盤(pán)接入FPGA組成的系統(tǒng)，系統(tǒng)上電時(shí)由單片機(jī)控制讀出配置數(shù)據(jù)，再傳送給FPGA進(jìn)行配置。這樣做優(yōu)點(diǎn)很多：修改、升級(jí)簡(jiǎn)便，現(xiàn)場(chǎng)保密性強(qiáng)，安全性高；可多人分時(shí)使用同一硬件系統(tǒng)，同一硬件系統(tǒng)插入不同的配置U盤(pán)就可以實(shí)現(xiàn)不同的功能，可以方便地存儲(chǔ)大容量配置數(shù)據(jù)或多個(gè)配置數(shù)據(jù)文件等；同時(shí)，符合計(jì)算機(jī)和嵌入式系統(tǒng)的熱點(diǎn)USB OTG(On The Go，移動(dòng)USB)技術(shù)趨勢(shì)，是具有創(chuàng)新的設(shè)計(jì)。

發(fā)表于：4/30/2012

一種基于FPGA的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)實(shí)現(xiàn)了一種用于測(cè)量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時(shí)鐘提取的實(shí)現(xiàn)方法，此方法能夠提高同步時(shí)鐘的準(zhǔn)確度，從而提高誤碼測(cè)量精度。

發(fā)表于：4/30/2012

基于MAX+ PLUS 的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

摘要：MAX+PLUSⅡ軟件是一種易學(xué)易用的設(shè)計(jì)開(kāi)發(fā)環(huán)境，它在數(shù)字電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛。基于此，首先介紹了MAX+PLUSⅡ軟件常用的設(shè)計(jì)輸入方法;其次設(shè)計(jì)了十進(jìn)制計(jì)數(shù)電路，并用MAX+PLUSⅡ軟件對(duì)電路進(jìn)行了仿真;最后將該電路圖下載到實(shí)驗(yàn)箱驗(yàn)證了其功能的正確性。0引言MAX+PLUSⅡ開(kāi)發(fā)系統(tǒng)是易學(xué)易用的完全集成化的設(shè)計(jì)開(kāi)發(fā)環(huán)境。目前已發(fā)行10.0版本。該軟件與LATTICE公司的iSPEXPERT及XILINX的FOUNDATION相比具有使用簡(jiǎn)單，操作靈活，支持的器件多，設(shè)計(jì)輸入方法靈活多變等特點(diǎn)。常用的設(shè)計(jì)輸入方法如下:(1)圖形設(shè)計(jì)輸入:MAX+PLUSⅡ的圖形設(shè)計(jì)輸入較其他軟件更容易使用，因?yàn)镸AX+PLUSⅡ提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，尤其是在MAX+PLUSⅡ里提供的mf庫(kù)幾乎包含了所有的74系列的器件，在prim庫(kù)里提供了數(shù)字電路中所有的分離器件。因此只要具有數(shù)字電路的知識(shí)，幾乎不需要過(guò)多的學(xué)習(xí)就可以利用MAX+PLUSⅡ進(jìn)行CPLD/FPGA的設(shè)計(jì)。(2)文本編輯輸入:MAX+PLUSⅡ的文本輸入和編譯系統(tǒng)支持AHDL語(yǔ)言、VHDL語(yǔ)言、VERILOG語(yǔ)言三種輸入方式。(3)波形

發(fā)表于：4/29/2012

基于FPGA的線(xiàn)陣CCD驅(qū)動(dòng)器設(shè)計(jì)

介紹一種基于FPGA設(shè)計(jì)線(xiàn)陣CCD器件TCDl208AP復(fù)雜驅(qū)動(dòng)電路和整個(gè)CCD的電子系統(tǒng)控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形。工程實(shí)踐結(jié)果表明，該驅(qū)動(dòng)電路結(jié)構(gòu)簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng)，適應(yīng)工程小型化的要求。

發(fā)表于：4/29/2012

使用基于圖形的物理綜合加快FPGA設(shè)計(jì)時(shí)序收斂

本文首先介紹了主要的傳統(tǒng)綜合方法，并說(shuō)明這些方法存在的相關(guān)問(wèn)題，然后介紹基于圖形的物理綜合概念，并指出這種技術(shù)如何滿(mǎn)足當(dāng)前先進(jìn) FPGA 的設(shè)計(jì)需求。

發(fā)表于：4/28/2012

Maxim的安全參考設(shè)計(jì)為Spartan-6 FPGA系統(tǒng)提供授權(quán)許可管理和安全升級(jí)

Maxim Integrated Products, Inc. (NASDAQ：MXIM)推出用于保護(hù)Xilinx® Spartan®-6現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的參考設(shè)計(jì)，其中包括Maxim或Xilinx免費(fèi)提供的安全保護(hù)軟件和Maxim®的1-Wire®安全存儲(chǔ)器DS28E01-100。

發(fā)表于：4/27/2012

基于FPGA和DSP技術(shù)某型飛機(jī)總線(xiàn)系統(tǒng)通訊軟件的設(shè)計(jì)

在分析某型飛機(jī)MILSTD1553B數(shù)據(jù)總線(xiàn)系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機(jī)總線(xiàn)系統(tǒng)通訊層次結(jié)構(gòu)，并運(yùn)用FPGA和DSP技術(shù)設(shè)計(jì)了此型飛機(jī)總線(xiàn)系統(tǒng)通訊軟件。

發(fā)表于：4/27/2012