頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于PDCA循環初探電力企業內部審計預警系統的建立 新一輪電力體制改革背景下，外部環境和內部需求的變化促使電力企業內部審計尋求新的方法防范風險，審計預警因其前瞻的風險警示特性引起內部審計人員關注。探討了內部審計預警系統構建的初步設想，以及PDCA循環理論在促進審計預警系統建立及螺旋上升式完善中的應用，以期對充分發揮電力企業內審職能作用提供新的工作方法。 發表于：3/6/2020 Xilinx推出業界首款“一體化 SmartNIC 平臺” 自適應和智能計算的全球領先企業賽靈思公司（Xilinx, Inc.，（NASDAQ: XLNX））今日宣布推出業界首款“一體化 SmartNIC 平臺”— Alveo? U25，真正在單顆器件上實現了網絡、存儲和計算加速功能的完美融合。 發表于：3/4/2020 基于FPGA的結構改進型(2，1，4)維特比譯碼器 在資源受限的處理器中實現高性能的Viterbi譯碼算法是近年來研究的熱點。基于XC6SLX16-2CSG324型FPGA處理器，在資源有限情況下，為兼顧Viterbi譯碼時延與資源消耗的問題，提出了一種結構改進算法。在傳統Viterbi譯碼算法基礎上，首先通過最大限度地預定義存儲路徑度量值的寄存器，達到控制路徑度量值的目的，其次采用步進式幸存路徑信息存儲結構，完成幸存路徑信息的存儲，簡化譯碼器硬件實現復雜度，減小譯碼時延和資源消耗。通過ISE Design Suite 14.7平臺，對回溯深度為20、3 bit軟判決的(2，1，4)維比特譯碼器進行了基于FPGA的驗證，并結合MATLAB仿真進行分析。結果表明，本方法能夠有效減小譯碼時延并降低資源消耗。 發表于：3/4/2020 基于FPGA加速的卷積神經網絡識別系統 針對卷積神經網絡(CNN)在通用CPU以及GPU平臺上推斷速度慢、功耗大的問題，采用FPGA平臺設計了并行化的卷積神經網絡推斷系統。通過運算資源重用、并行處理數據和流水線設計，并利用全連接層的稀疏性設計稀疏矩陣乘法器，大大提高運算速度，減少資源的使用。系統測試使用ORL人臉數據庫，實驗結果表明，在100 MHz工作頻率下，模型推斷性能分別是CPU的10.24倍，是GPU的3.08倍，是基準版本的1.56倍，而功率還不到2 W。最終在模型壓縮了4倍的情況下，系統識別準確率為95%。 發表于：2/28/2020 OPEN MIND 發布 hyperMILL®2020，效率更高工序更優 2020.1 版本hyperMILL® CAD/CAM 套件現已上市。此軟件版本為 hyperMILL® 編程人員提供更多使用便利性。編程功能得到增強，也使加工更快速、更簡單。新的 3D 和 發表于：2/18/2020 內存條在工業控制計算機中有著什么作用 內存是工業機箱中的主要部件，它是相對于外存而言的。我們平常使用的程序，如WindowsXP系統、還有Windows2008，打字軟件、游戲軟件等，一般都是安裝在硬盤等外存上的，但僅此是不能使用其功能的，必須把它們調入內存中運行，才能真正使用其功能，我們平時輸入一段文字，或玩一個游戲，其實都是在內存中進行的。通常我們把要永久保存的、大量的數據存儲在外存上，而把一些臨時的或少量的數據和程序放在內存上。 發表于：2/12/2020 Microchip推出經TÜV SÜD認證的MPLAB®工具，簡化功能安全要求 許多行業都需要進行功能安全認證，但認證通常是一個耗時且昂貴的過程。認證還需要對特定開發工具的使用進行廣泛的論證，除非工具本身已經通過權威功能安全專業機構的認證，比如位于德國慕尼黑的TÜV SÜD認證機構。Microchip Technology Inc.（美國微芯科技公司）近日宣布其MPLAB® XC編譯器已獲TÜV SÜD功能安全認證，這將大大簡化Microchip旗下PIC®、AVR®和SAM單片機（MCU）及dsPIC®數字信號控制器（DSC）的功能安全認證流程。為進一步簡化測試和診斷流程，Microchip還推出了MPLAB代碼覆蓋許可證，新工具以一種對應用程序影響最小的方式確定軟件各部分是否已經進行了測試。 發表于：2/3/2020 基于脈動陣列的卷積計算模塊硬件設計 針對FPGA實現卷積神經網絡中卷積計算的過程中，高并行度帶來長廣播、多扇入/扇出的數據通路問題，采用脈動陣列來實現卷積神經網絡中卷積計算模塊，將權重固定到每個處理單元中，并按照輸入和輸出特征圖的維度來設置脈動陣列的大小，最后通過Vivado高層次綜合實現卷積計算模塊的硬件設計。實驗結果表明，本設計在實現1級流水化時序要求的同時，具有較低的資源占用和良好的擴展性。 發表于：1/15/2020 中國半導體制造全景展示！2019中國63座晶圓制造廠最新情況跟蹤 根據芯思想研究院的統計，截止2019年底我國12英寸晶圓制造廠裝機產能約90萬片，較2018年增長50%；8英寸晶圓制造廠裝機產能約100萬片，較2018年增長10%；6英寸晶圓制造廠裝機產能約230萬片，較2018年增長15%；5英寸晶圓制造廠裝機產能約80萬片，較2018年下降11%；4英寸晶圓制造廠裝機產能約260萬片，較2018年增長30%；3英寸晶圓制造廠裝機產能約40萬片，較2018年下降20%。 發表于：1/6/2020 年終5G電子大展重磅來襲，快收下這份逛展秘笈！ 一年一度的ELEXCON2019深圳國際電子展將協同IEE深圳國際嵌入式系統展、深圳國際物聯網與智慧未來展、EVAC深圳國際未來汽車及技術展盛大開幕，并引入全球巡回盛會IoT World中國站與5G China全球大會，奉上一場從元件到系統、從設計到制造的大灣區電子產業盛宴，以4.5萬m2展示面積、600+家參展廠商、預計70,000+觀展人次的姿態揚帆起航！ 發表于：12/18/2019 ?…24252627282930313233…?
