頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業 Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續持有剩余 49% 股份。 最新資訊 移動游戲開發進入“ARM大學計劃” ARM宣布其大學計劃取得新進展，新增移動游戲開發課程，并發布全新教學套件，以適應全球移動游戲領域快速發展對創新人才的需求。 發表于：5/13/2016 Altera發布Quartus Prime Pro設計軟件 Altera，現在已屬英特爾公司，今天發布新的產品版Quartus® Prime Pro設計軟件，進一步提高了FPGA設計性能和設計團隊的效率。Quartus Prime Pro軟件設計用于支持英特爾下一代高度集成的大容量FPGA，這將推動云計算、數據中心、物聯網及其連網等領域的創新。內置在最新版軟件中的功能前所未有的縮短了編譯時間，提供通用設計輸入方法，簡化了知識產權(IP)的集成，從而加速了大規模FPGA設計流程。 發表于：5/13/2016 賽普拉斯全新可編程振蕩器系列 賽普拉斯半導體公司（納斯達克股票交易代碼：CY）今日推出一款全新高性能可編程振蕩器系列，可為嵌入式系統提供業界最佳的抖動性能和廣泛的輸出頻率。CY294X可編程振蕩器的性能高于40/100GbE、SyncE、IEEE 1588等高速接口標準苛刻的參考時鐘要求，是交換機、路由器、無線基站、光纖入戶（FTTH）集線器以及任何需要高性能時鐘的網絡應用的理想選擇。 發表于：5/13/2016 萊迪思半導體針對工業市場提供增強的視頻橋接解決方案 萊迪思半導體公司（NASDAQ: LSCC），客制化智能互連解決方案市場的領先供應商，今日宣布針對工業市場推出19款HDMI®產品。HDMI發送器、接收器、端口處理器和視頻處理器套件保證了無縫的“即插即用”連接，超越了傳統消費電子和移動應用。 發表于：5/13/2016 Sentral Group使用Mentor新一代Capital制造技術 Mentor Graphics公司（納斯達克代碼：MENT) 今天宣布，線束和特殊電纜的美國制造商 Sentral Group 通過部署 Mentor Capital® 套件中的生產制造模塊，顯著改進了線束生產制造設計流程。由此，從設計接收到車間都實現了大量自動化和連續數據流，進而壓縮周轉時間、最大幅度減少錯誤并降低工程成本。 發表于：5/13/2016 是德科技為 IMS-SIP 網絡仿真器軟件添加增強型語音服務編解碼器 是德科技公司（NYSE：KEYS）日前宣布為 Keysight E6966B IMS-SIP 網絡仿真器軟件添加新的 3GPP 增強型語音服務（EVS）編解碼器。此外，是德科技還在其 LTE/LTE-A 測試應用軟件中添加更多的 IMS/VoLTE 控制功能，從而使運行該應用軟件的 UXM 無線測試儀功能進一步增強。 發表于：5/11/2016 慧銳Customer Engagement Optimization解決方案 慧銳系統有限公司（Verint® Systems Inc.，納斯達克股票代碼：VRNT）日前宣布，全球知名集裝箱航運公司部署了Verint企業人力資源管理軟件解決方案，該方案包括桌面流程分析及績效管理。該企業將在其處理流程工作的全球服務中心應用這些技術，以推動企業后臺辦公運營取得卓越成果。 發表于：5/10/2016 改進的時鐘偏斜誤差校正方法的FPGA實現 利用改進的完美重構方法對多A/D采樣系統的時鐘偏斜誤差校正方法進行了FPGA實現。采用自頂向下和模塊化的設計方法，實現了多路采樣數據的相位同步模塊、數據位置映射模塊、并行多相濾波器組模塊以及多路數據合成模塊。對完美重構方法中的濾波器組運用多相分解技術將其化為并行結構濾波器組，對輸出數據采用流水線結構加法器組進行處理，降低了系統運算延遲，提高了系統的實時性。在MATLAB和ModelSim中進行仿真，結果表明了該實現的正確性和有效性。 發表于：5/10/2016 免費軟件工具讓用戶通過STM8微控制器開發微型智能設備 橫跨多重電子應用領域、全球領先的半導體供應商意法半導體 （STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）進一步擴大其深受市場歡迎的STM8微控制器的選擇范圍，支持智能裝置設計人員選用STM8微控制器開發方便現代工作生活的經濟型計算任務。 發表于：5/10/2016 基于端系統應用的分組I/O加速技術 在網絡系統中，優化端系統的數據路徑能夠使數據在網絡接口和應用程序之間快速移動。因此，研究基于端系統應用的分組I/O加速技術，對分組I/O的發送和接收路徑分別優化，有助于提高數據移動效率，減少CPU停滯，實現內存并行處理。本文提出分組I/O接收端流親和技術, 分組I/O發送端鏈式發送技術。基于通用多核處理器和FPGA搭建端系統實驗環境，并對分組I/O加速后的端系統進行性能測試，實驗結果表明，采用分組I/O加速技術的端系統，能夠使報文收發性能提升2.14倍。 發表于：5/9/2016 ?…163164165166167168169170171172…?
