頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業 Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續持有剩余 49% 股份。 最新資訊 Xilinx收購Auviz FPGA與GPU要開戰了 Auviz Systems專注于數據中心和嵌入式系統的加速應用，在卷積神經網絡方向有著一定的技術積累。其技術專長是FPGA實現、機器學習、視覺算法等，為行業提供基于FPGA的中間件IP，以減少應用程序的功耗。 發表于：9/8/2016 千萬門級模塊魚骨型時鐘網絡的實現 在芯片規模越來越大的背景下，針對千萬門級以上規模芯片模塊，提出一種基于單魚骨型時鐘網絡的改進型時鐘結構，并給出在后端設計過程中基于EDA工具的具體實現方法。 發表于：9/5/2016 高人詳解FPGA學習的四大要點！ FPGA為什么是可以編程的？恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關緊要的。他們潛意識的認為可編程嘛，肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。一條條的讀，一條條的分析。如果這些菜鳥們始終拒絕去了 解為什么FPGA是可以編程的，不去了解FPGA的內部結構，要想學會FPGA恐怕是天方夜譚。 發表于：9/2/2016 GPT在異構系統架構（HSA）全球峰會上發布其最新進展 中國北京，2016年8月21日 - 華夏芯公司的美國分部——通用處理器技術有限公司（GPT）是全球領先的異構系統處理器IP授權商。GPT今日宣布，其IP核已經在硅片上成功實現，并已通過HSA（異構系統架構）一致性測試。公司還宣布了新的機器學習和深層神經網絡的開源項目，旨在進一步推動HSA技術的發展。 發表于：8/30/2016 HSA峰會召開在即，報名參會人員遠超預期 2016年全球異構計算HSA峰會將于8月22日在北京拉開帷幕，本次峰會為期兩天，由全球異構系統架構（HSA）聯盟和中國半導體行業協會（CSIA）共同主辦，并得到了網信辦、工信部和北京經濟技術開發區的大力支持。本次峰會受到了中國半導體業界的高度關注，目前報名申請參會人數已經遠超出之前的預期。 發表于：8/22/2016 FPGA設計寶典之提高算法速度的六大絕招 面積和速度這兩個指標貫穿著FPGA設計的始終,是設計質量評價的終極標準。“面積”：指一個設計所消耗的FPGA的邏輯資源數量。FPGA中的邏輯資源,也就是觸發器( FF)和查找表(LUT) 。“速度”：是指設計結果在芯片上穩定運行時所能達到的最高頻率,這個頻率由設計的時序狀況決定。與設計滿足的時鐘周期、PAD to PAD Time、建立時間、保持時間和時鐘到輸出延時等眾多時序特征向量密切相關。 發表于：8/19/2016 基于FPGA的多節點1553B總線協議處理器的實現 研究設計了一種多節點的1553B總線協議處理器，可以模擬整套1553B總線系統，既可以作為測試設備，也可作為總線上的多個節點在實際應用中使用。針對總線協議處理器邏輯與存儲資源占用高、難以單片實現的問題，提出了多核MIMD架構的實現思路，有效地降低了邏輯資源的使用量，使其可以在單片FPGA上實現。基于軟硬件融合的理念，通過自定義專用指令集增加指令并行度來提高指令執行的效率，增強了系統的實時性，使其可以在低頻時鐘下運行，從而降低了系統的功耗。 發表于：8/19/2016 基于FPGA的線陣CCD圖像采集與顯示系統設計 色選機廣泛應用于工農業產品檢測中，其設計技術涉及圖像采集、處理與顯示，常見的設計方案為FPGA+DSP/ARM+PC。該方案結構復雜，成本高昂。設計了一種在FPGA中實現線陣CCD圖像信號采集并顯示的系統。添加圖像處理算法后，色選機的主要設計技術將被集成在一片FPGA芯片中。詳細闡述了圖像采集與顯示的邏輯設計，并通過軟硬件調試驗證了設計的正確性。該系統結構簡單、成本低廉，經過適當移植，可應用于安檢、醫療影像等領域。 發表于：8/11/2016 基于FPGA的LFSR異步加解密系統 線性反饋移位寄存器（LFSR）偽隨機序列作為流密碼的一種，具有原理清晰、不可預測性強的特點，被廣泛應用于各種加解密場合。針對目前基于LFSR的加解密系統只能應用于同步工作模式的局限性，設計了一種可配置的LFSR異步加解密系統，并對其進行了基于FPGA的硬件實現。實驗結果顯示，其既具備LFSR序列的優秀性能，又可以實現異步加解密，具有一定的實際應用價值。 發表于：8/11/2016 視頻縮放在FPGA中的應用和實現 針對某顯示系統中監控視頻控制器的實際需求，設計了一種可實現四路視頻信號實時縮放的電路架構。通過權衡幾種常用圖像縮放算法的顯示質量和硬件可行性，選擇用雙線性插值算法實現視頻的縮放，并在FPGA平臺上以雙口RAM資源構建的線緩存作為算法硬件實現，該算法主要由視頻數據緩沖模塊、插值系數產生模塊以及整體控制模塊構成。本設計在滿足視頻縮放質量要求的基礎上，避免了采用過于復雜算法而消耗過多的FPGA資源，有效地解決了視頻縮放時原始圖像信息量丟失導致圖像失真的問題。結果表明，該設計能夠實現任意比例的視頻縮放，實時性高，應用靈活，縮放后顯示效果良好，能夠滿足實際工程的要求。 發表于：8/3/2016 ?…158159160161162163164165166167…?
