在傳輸產品中，IP over SDH的基本思路，是將IP數據通過點到點協議(PPP)直接映射到SDH幀，從而省掉了中間復雜的ATM層。具體作法是先把IP數據報封裝進PPP分組，然后再利用高級數據鏈路" title="鏈路">鏈路控制規程HDLC按照RFC1662的規定組幀，最后將字節同步映射進SDH包中，加上相應的SDH開銷置入STM-N幀中。IP over SDH簡單的系統結構如圖1所示，其中PPP層的功能包括IP多協議封裝、差錯檢驗和鏈路初始化控制，而HDLC為PPP封裝的IP數據包提供定界，并用01111110表示一幀的開始和結束。
　　本文討論如何用全自動硬件方式實現圖1中所示的HDLC模塊。

1 傳統的CPU實現方式
　　在圖1中，HDLC模塊實現一個HDLC總線到多個點對點HDLC接口之間的數據轉發。將HDLC總線的接口稱為ECC口，HDLC點對點接口稱為DCC口。傳統的實現方法如圖2所示，是若干HDLC控制器芯片加一塊CPU實現ECC到DCC的數據轉發功能。CPU通過軟件配置，向HDLC幀中插入或提取用戶自定義的10個字節(包括源地址、目標地址、DCC端口號、幀長度等)。以下行為例，HDLC控制器在ECC接口接收數據后，向CPU申請使用SRAM中的緩沖區，CPU進行仲裁，分配緩沖區描述符BD，數據就可以存放在SRAM中。CPU在這些數據發送時需要指定DCC通道。由于數據量較大，每一幀都要進行BD的處理，且數據申請導致中斷處理頻繁，軟件很容易出錯。
　　另外，隨著單板集成度的提高，ECC接口的數據量越來越大，DCC接口的通道也越來越多。如果采用傳統的CPU實現方式，就必須不斷增加HDLC控制器，所要求的CPU性能也越來越高，這在技術上難以實現，成本上也不能接受，因而必須確定一種更經濟、有效的技術方式來實現大容量、高效率、低成本的ECC轉發技術。采用硬件方式，無須或盡量減少CPU的干預，在ECC接口實現自動的HDLC數據轉發。
　　筆者的目的是將HDLC控制器和CPU的大部分功能用硬件實現，在整個運作過程中，不需要CPU實時協助，可實現全自動控制，CPU只需在開始進行一些初始化和配置工作，同時為CPU提供一些統計信息，方便CPU了解模塊數據傳送的性能。
2 全自動硬件結構設計
　　硬件結構如圖3所示，可劃分為六大塊：ECC接口的發送模塊" title="發送模塊">發送模塊、ECC接口的接收模塊" title="接收模塊">接收模塊、DCC接口的發送模塊、DCC接口的接收模塊、SRAM控制器和CPU接口。

　　ECC_TX控制：
　　·仲裁DCC_RX發過來的數據申請；
　　·從SRAM內讀取數據到內部；
　　·按照要求添加前10個字節的信息；
　　·按照協議產生新的16位CRC；
　　·按照協議發送數據；
　　·按照協議進行重發操作；
　　·在操作正確完成后，更新BD和發送指針。
??? ECC_RX控制：
　　·實時監控HDLC總線上的變化；
　　·解析正確的HDLC數據包，進行CRC檢查；
　　·接收屬于本地址的數據包到SRAM內；
　　·在發生錯誤的情況下，放棄已經存入SRAM內的數據；
　　·在數據包正確接收到SRAM之后，產生新BD并更新接收指針。
　　DCC_RX控制：
　　·接收的邏輯有8組，可同時接收；
　　·實時監控HDLC點對點的數據變化；
　　·解析正確的HDLC數據包，進行CRC檢查；
　　·接收數據包到SRAM內；
　　·在發生錯誤的情況下，放棄已經存入SRAM內的數據；
　　·在數據包正確接收到SRAM之后，產生新BD并更新接收指針。
　　DCC_TX控制：
　　·發送是由自己控制，只需一套邏輯，8個通道輪流發送；
　　·判斷是否有新的數據要發送(判斷發送指針是否與接收指針一致)；
　　·從SRAM內讀取數據到內部；
　　·分析前10個字節的信息，決定8個發送端口的其中1個發送；
　　·去除前10個字節的信息；
　　·按照協議產生新的16位CRC；
　　·按照協議發送數據；
　　·在操作正確完成之后，更新BD和發送指針。
　　SRAM控制器：
　　·這一部分實現數據的存取，ECC接收和發送各1個，DCC接收8個，DCC發送1個，共有11個數據申請；
　　·考慮到數據流量，SRAM采用16位寬。
　　CPU接口：
　　·配置前10個字節的信息，設置源地址和目標地址；
　　·復位通道；
　　·提供統計信息，供CPU分析運作情況。

3 數據流
　　(1)上行數據流
　　如圖4所示，DCC接收到的數據(8個同時)→正確數據存放于SRAM內→數據取出，添加10字節，從ECC_TX發送出去。
　　(2)下行數據流
　　如圖5所示，HDLC總線的數據→地址匹配且正確的數據存到SRAM內→數據取出，從DCC_TX的其中一個端口發送出去。