??? 摘 要: 設計了基于FPGA和USB接口技術的新型電視跟蹤性能測試儀。在介紹硬件設計方案的基礎上，描述了生成模擬目標和判斷跟蹤狀態的FPGA內部軟件結構。選擇LabWindows/CVI" title="LabWindows/CVI">LabWindows/CVI語言搭建測試儀的軟件平臺，并采用調用動態鏈接庫" title="動態鏈接庫">動態鏈接庫的方法，完成了上位機" title="上位機">上位機和測試儀的USB通信軟件設計。
??? 關鍵詞: 跟蹤性能測試? USB? FPGA? 模擬目標? LabWindows/CVI
?
??? 電視跟蹤系統" title="電視跟蹤系統">電視跟蹤系統作為一種被動式目標探測跟蹤系統，具有分辨率高、圖像可見、抗干擾性能好、成本低等優點，已成為現代武器系統中不可缺少的目標捕獲跟蹤裝置。
??? 電視跟蹤性能的優劣直接影響或決定著電視跟蹤系統的跟蹤效果和跟蹤能力。為了正確評估和判定電視跟蹤系統的跟蹤性能，目前主要是對電視跟蹤系統的最小跟蹤目標、最小跟蹤對比度、目標捕獲時間、目標捕獲概率、跟蹤速度和跟蹤誤差等跟蹤性能指標進行測試。以往的電視跟蹤性能測試裝置具有電路設計復雜、系統體積較大、擴展性差等缺點。本文將現場可編程門陣列（FPGA）和USB接口技術應用到電視跟蹤性能測試儀的硬件設計中，并且利用LabWindows/CVI語言搭建系統的軟件平臺，使該測試儀與以前的測試裝置相比，具有集成度高、即插即用、擴展性好以及操作界面友好的優點[1-2]。
1 系統硬件組成及工作原理
1.1 系統硬件組成
??? 系統主要由USB接口電路、模擬目標生成電路和方位、俯仰誤差電壓采集電路組成，硬件組成如圖1所示。
?
1.2 工作原理
??? 測試者通過上位機的主界面程序選擇測試項目，然后上位機通過USB總線將模擬目標的基本信息（大小、速度等）傳送給模擬目標生成電路，由它來產生模擬目標的視頻信號。被測電視跟蹤系統接收到目標視頻信號后，輸出目標的方位和俯仰誤差電壓。測試儀的誤差電壓采集電路采集這兩路電壓，并送入模擬目標生成電路中，由該電路中的FPGA 來計算當前目標在視場中的位置，并與輸出目標的位置相比較，從而確定當前電視跟蹤系統搜索或跟蹤的工作狀態。根據工作狀態的變化確定被測指標，FPGA通過USB總線將測試結果傳送給上位機，最后完成整個測試。
2 核心電路的設計
2.1模擬目標生成電路設計
??? 該部分電路輸出的是模擬目標視頻信號，而且是CCIR制式的標準視頻信號。在以前的測試裝置中，模擬目標電路是由許多模擬分立元件設計而成，對于視頻信號這樣時序要求嚴格的模擬信號來說，設計過程復雜，硬件體積較大。FPGA具有高集成度、時序功能強以及設計周期短等特點，因此將FPGA引入到該硬件部分的設計中。模擬目標生成電路主要由FPGA及其外圍電路和視頻D/A電路兩部分組成，原理圖如圖2所示。
?
FPGA選用Xilinx公司的Spartan Ⅲ系列FPGA器件xc3s400，它有40萬門和8 064個邏輯單元[3]。
??? D/A芯片選擇AD公司的ADV7123芯片，該芯片在像素時鐘(CLK)、消隱信號(CBLK)和同步信號(CSYN)的共同作用下，將10位圖像灰度信號轉換成標準的模擬視頻信號。
??? 配置電路包括兩部分，一是JTAG下載電路，二是使用PROM的FPGA配置電路。前者是為了便于調試，可以使用下載線將上位機中的*.BIT文件下載到FPGA中運行調試；后者是在系統設計完成后，將上位機的*.MCS文件下載到PROM中，系統每次加電時，PROM會自動將程序配置到FPGA中。
??? 本系統主要輸出標準CCIR視頻信號，它的行有效像素是768，行有效時間52μs，所以在晶振電路中采用了14.75MHz的有源晶振。
??? 此外，模擬目標生成電路還與上位機通過USB總線進行數據傳輸，并接收誤差采集電路發送來的方位和俯仰誤差電壓值。
2.2 誤差電壓采集電路設計
??? 誤差電壓采集電路原理圖如圖3所示。
?
??? 本系統對A/D轉換芯片的分辨率要求十分嚴格。如果分辨率選擇不當，當模擬目標移動較小的像素數時，A/D轉換后的方位和俯仰誤差電壓值不能分辨出該目標位置的變化，這將對測試結果產生影響。所以選擇12位的A/D轉換器AD574，根據計算電壓分辨率的公式：
??? 
??? 因此在10V的電壓范圍內，芯片的電壓分辨率達到2.44mV，能夠滿足系統的指標要求。
??? FPGA的I/O引腳輸出高低電平控制AD574工作，包括轉換位數選擇、芯片允許線、讀結果/啟動轉換線等。同時， FPGA控制多通道信號選擇芯片分時將方位和俯仰誤差電壓信號接入AD574進行轉換，并且讀取轉換后的數字結果。
2.3 USB接口電路設計
??? USB芯片選用的是Cypress公司的EZ-USB FX2芯片CY7C68013A，該芯片支持USB2.0，又向下兼容USB1.1，既負責USB事務處理也兼具微處理器的控制功能。CY7C68013A的CPU采用增強8051，提高了運算速度，增強了功能，同時該芯片采用內部RAM用于程序和數據的存取。將該芯片置于Slave FIFO模式下，由FPGA控制USB接口芯片中FIFO的讀和寫，最后完成PC機與FPGA數據傳輸的工作[4]。
??? 為了引導加載正確的驅動程序，還設計了EEPROM加載電路，當該部分電路加電時，CY7C68013A會自動復制存儲在EEPROM中的制造商ID（VID）、產品ID（PID）和設備ID（DID）。
3 系統軟件設計
3.1 FPGA內部的軟件設計
??? FPGA內部軟件設計主要包括三部分：
??? (1)模擬目標生成的程序設計" title="程序設計">程序設計；
??? (2)判斷跟蹤狀態的程序設計；
??? (3)與上位機進行通信的程序設計。
??? 設計過程中采用了自底向上的設計方法。在FPGA設計軟件ISE的開發環境下，首先利用Verilog語言設計這三個程序子模塊，然后將這些模塊在原理圖設計環境中進行頂層的連接。軟件結構框圖如圖4所示。
?
?
3.2 基于LabWindows/CVI的主機應用程序設計
??? LabWindows/CVI將源碼編程、32位ANSI C編譯、連接、調試及標準ANSI C庫等集成在一個交互式開發平臺中，采用簡單直觀的圖形用戶界面設計，利用函數面板輸入函數的參數，采用事件驅動方式和回調函數方式的編程技術，有效提高了工程設計的效率和可靠性[5]。
??? 本系統的測試主程序是在LabWindows/CVI環境下設計的，部分測試界面如圖5所示。
?
??? 主機程序需要和下位機進行USB通信，所以編制了一套USB通信的動態鏈接庫供主程序調用。該動態鏈接庫是在VC環境下編譯的，它封裝了幾個常用的USB功能函數（讀函數、寫函數、手動下載固件函數和讀取描述符函數等）。在LabWindows/CVI語言中，調用了該動態鏈接庫之后，只需要寫出功能函數名及其參數，就可以實現USB通信，十分有利于測試者對軟件進行升級和二次開發。
3.3 USB固件設計以及驅動程序的開發
??? USB固件程序是在Keil C環境下設計的。Cypress公司提供的軟件開發包中已經提供了固件框架，只需要開發者對其中的部分程序段進行修改就可以使用。
??? 為了便于用戶操作，將固件程序和自動下載驅動程序進行綁定。首先將固件的十六進制文件轉換為C文件，然后用其中的數組替換ezloader模板中firm.c文件的數組，最后在DDK開發環境中編譯出自動下載驅動程序tvfirmloader.sys，并在DriverWorks環境下設計了結合本系統硬件的驅動程序tvtest.sys。為使驅動程序正常工作，還為它編寫了安裝信息文件tvtest.inf[6]。
4 實驗結果
??? 對某型電視跟蹤系統的電視跟蹤性能指標進行了測試。在測試過程中，分出一路視頻信號進入圖像采集卡采集模擬目標圖像，另一路進入示波器觀察視頻信號的波形。圖6是模擬目標的單幀圖像；圖7是在示波器中顯示的模擬目標視頻信號波形。
?
?
??? 圖6中顯示的是12×12像素靜止黑色目標，主操作界面設置的對比度是55%。從圖7的波形中可以觀察到信號周期為64μs，像素有效時間為52μs，完全符合CCIR標準視頻信號的制式要求。從圖7中還可以觀察到每場有6行出現黑目標的電平值，每幀出現了12行這樣的電平值，從而驗證了目標垂直大小為12像素的正確性。
??? 使用該檢測儀對多種電視跟蹤系統進行了測試，在使用過程中發現該儀器具有通用性好、擴展性強、可靠性高以及攜帶方便等特點。因此，該測試儀在電視跟蹤系統測試中將會有很好的應用前景。
參考文獻
[1] ?GJB 1830-93，電視跟蹤器通用規范[S].
[2] ?胡文剛，汪岳峰，牛燕雄，等.電視跟蹤箱跟蹤性能檢測儀設計[J].光電子技術與信息，2005，18(1)：61-64.
[3] Spartan 3 FPGA Family Complete Data Sheet.2005.
[4] ?錢峰.EZ-USB FX2單片機原理、編程及應用[M].北京：北京航空航天大學出版社，2006：22-23.
[5] ?孫曉云，郭立煒，孫會琴.基于LabWindows/CVI的虛擬儀器設計與應用[M].北京：電子工業出版社，2005：5.
[6] ?宋杰，何友，唐小明.基于USB2.0的雷達視頻信號高速采集和實時采集系統[J]. 電子技術應用，2006,32(10)：12-14.