基于JESD204B接口的波形產生FPGA設計
電子技術應用
付然，孫晨陽，劉芳，杜思航，馬瑞山
中國電子科技集團公司第五十八研究所
摘要： 提出了一種基于JESD204B接口的波形產生的FPGA設計方案，該設計主要由FPGA、DAC、DDR3以及網口芯片組成，實現產生雙通道、頻率范圍為2 GHz～3.5 GHz的中頻信號。FPGA與DAC由高速串行接口JESD204B進行連接，實現雙通道的波形產生、數字上變頻及數模轉換，網口芯片與DDR3用于傳輸和存儲一些特殊數字波形。詳細介紹了JESD204B接口時鐘同步、DDS信號發生器、數字波形接收、緩存和發送等關鍵功能的設計。最后通過頻譜分析儀抓捕DAC輸出的中頻信號驗證了FPGA設計的可靠性。
中圖分類號：TN710 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.234746
中文引用格式： 付然，孫晨陽，劉芳，等. 基于JESD204B接口的波形產生FPGA設計[J]. 電子技術應用，2024，50(7)：103-106.
英文引用格式： Fu Ran，Sun Chenyang，Liu Fang，et al. FPGA design for waveform generation based on JESD204B interface[J]. Application of Electronic Technique，2024，50(7)：103-106.
中文引用格式： 付然，孫晨陽，劉芳，等. 基于JESD204B接口的波形產生FPGA設計[J]. 電子技術應用，2024，50(7)：103-106.
英文引用格式： Fu Ran，Sun Chenyang，Liu Fang，et al. FPGA design for waveform generation based on JESD204B interface[J]. Application of Electronic Technique，2024，50(7)：103-106.
FPGA design for waveform generation based on JESD204B interface
Fu Ran，Sun Chenyang，Liu Fang，Du Sihang，Ma Ruishan
The 58th Institute of China Electronics Technology Corporation
Abstract： An FPGA design for waveform generation based on JESD204B interface is introduced. This design mainly consists of FPGA, DAC, DDR3 and network chips, and realizes the generation of intermediate frequency signals with dual channel frequency range of 2 GHz to 3.5 GHz. FPGA and DAC are linked through high-speed serial interface JESD204B, realizing waveform generation, digital up-conversion and analog conversion, network chips and DDR3 are used for transmitting and storing special waveforms. The article provides a detailed introduction to key technologies such as JESD204B interface clock synchronization design, DDS signal generator, digital waveform reception, storage, and transmission. Finally, the reliability of the FPGA design is verified by the intermediate frequency signal captured by the DAC output through a spectrum analyzer.
Key words : JESD204B；high speed serial transmission；UDP protocol；RGMII interface
引言
波形發生器是測試系統中常用的信號源，更高的采樣率、通道間同步精度以及通道定時能力一直是波形發生器的發展方向［1］。作為核心器件的 DAC［2］目前廣泛采用 JESD204B 接口以適應高采樣率所對應的高數據速率。JESD204B的物理層基于SerDes架構實現，優勢在于簡化系統設計復雜度，精簡PCB 布局布線，擴展能力強等。本文利用 FPGA 的硬件可編程、運行速度快、穩定可靠、高速收發器支持JESD204B 協議的特點［3］，將FPGA與DAC 結合使用，實現雙通道發射信號的波形產生、數字上變頻及數模轉換，產生2路頻率范圍為2 GHz~3.5 GHz的中頻信號。
本文詳細內容請下載：
http://m.xxav2194.com/resource/share/2000006080
作者信息：
付然，孫晨陽，劉芳，杜思航，馬瑞山
（中國電子科技集團公司第五十八研究所，江蘇 無錫210000）
此內容為AET網站原創，未經授權禁止轉載。