7 月 23 日消息，微電子標(biāo)準(zhǔn)制定方 JEDEC 固態(tài)技術(shù)協(xié)會(huì)當(dāng)?shù)貢r(shí)間 22 日宣布，DDR5 MRDIMM 和 LPDDR6 CAMM 內(nèi)存技術(shù)規(guī)范即將正式推出，并介紹了這兩項(xiàng)內(nèi)存的關(guān)鍵細(xì)節(jié)。

DDR5 MRDIMM 中的“MR”即 Multiplexed Rank（多路復(fù)用列），這意味著該內(nèi)存支持兩個(gè)或以上的 Rank（列），并可在單個(gè)通道上組合和傳輸多個(gè)數(shù)據(jù)信號，無需額外的物理連接就能有效提升帶寬。

JEDEC 規(guī)劃了多代 DDR5 MRDIMM 內(nèi)存，目標(biāo)最終將其帶寬提升至 12.8Gbps，較 DDR5 RDIMM 內(nèi)存目前的 6.4Gbps 翻倍。

在 JEDEC 的設(shè)想中，DDR5 MRDIMM 將利用與現(xiàn)有 DDR5 DIMM 相同的引腳、SPD、PMIC 等設(shè)計(jì)，與 RDIMM 平臺兼容，并利用現(xiàn)有的 LRDIMM 生態(tài)系統(tǒng)進(jìn)行設(shè)計(jì)與測試。

此外 JEDEC 還規(guī)劃了 Tall MRDIMM 外形尺寸。正如其名，這一設(shè)計(jì)將采用更高的外形尺寸，使其支持的 DRAM 封裝數(shù)量翻倍，可進(jìn)一步提升內(nèi)存容量。

▲ 美光 MRDIMM 內(nèi)存產(chǎn)品，左側(cè)為 Tall 版

而在 LPDDR6 CAMM 方面，JEDEC 表示預(yù)計(jì)將實(shí)現(xiàn) 14.4GT/s 以上的最大速度，同時(shí)將提到 24bit 位寬子通道、48bit 位寬通道并支持“連接器陣列”（注：原文為 connector array）。