隨著應用要求的激增和用戶需求的增加，硬件設計變得更加復雜。市場趨勢的快速變化，以及對電動汽車等技術的更多關注，決定了對高效電源管理和高性能處理的需求水漲船高。隨著 SoC 設計規(guī)模的擴大，復雜程度的增加，驗證吞吐量仍然是一個瓶頸，單純依靠增加 CPU 核數(shù)量和運行更多的并行測試治標不治本。上述因素的疊加讓驗證工程師面對復雜設計的壓力與日俱增。

　　驗證永遠不會完成；當你的時間用完時，它就結束了。目標是在你耗盡時間之前使驗證過程收斂。每個人都希望看到關鍵指標收斂到目標，并在嚴格的成本和時間限制下做到這一點。想象一下，坐在駕駛艙里，向黑匣子輸入信息，然后等待奇跡發(fā)生（按一個按鈕，你的工作就完成了）。當務之急是人工智能和機器學習（AI/ML）如何幫助我們更快地完成回歸，節(jié)省調試時間，實現(xiàn)驗證/覆蓋率目標，并管理資源和資金——換句話說，我們如何使用 AI/ML 來提高驗證的效率？

　　瑞薩公司也面臨著類似的挑戰(zhàn)。市場壓力和嚴格的投片時間表促使他們尋找一種技術/方法來優(yōu)化仿真回歸，并在整個產品開發(fā)過程中加速設計驗證過程。他們希望減少風險，盡早發(fā)現(xiàn)盡可能多的錯誤，能夠快速調試，并滿足其終端用戶的要求。

　　瑞薩開始探索 Cadence Xcelium 機器學習應用。這個應用程序使用機器學習技術來優(yōu)化仿真回歸，以產生一個更緊湊的壓縮回歸。然后這個優(yōu)化的回歸被用來重現(xiàn)與原始回歸幾乎相同的覆蓋率，并通過運行現(xiàn)有隨機測試平臺可能出現(xiàn)的邊界場景，快速找到設計錯誤。

　　瑞薩的測試結果非常完美，整個隨機驗證回歸的時間縮短了 66%，大幅節(jié)省了資源，成本和時間。Xcelium ML App 幫助瑞薩在保證 100%覆蓋率的同時將壓縮效率提高 2.2 倍。此外，將 ML 回歸用于首次設計迭代時，瑞薩再次實現(xiàn)了 100%覆蓋率下，將時間縮短 3.6 倍。

　　基于 ML 的測試回歸次數(shù)僅為 1168，相當于 3774 次原始回歸的 1/3。實現(xiàn)目標所需時間縮短了 30%，滿足了嚴格的上市需求。

　　除了利用 Xcelium ML App 節(jié)省資源和時間，加速實現(xiàn)設計收斂，瑞薩也評估了由 3款 Verisium App 組成，基于 AI 的 Cadence Verisium 平臺，將驗證生產力提高了 6 倍，共節(jié)省 27 個工時。

　　瑞薩評估的 App 如下：

　　·Verisium AutoTriage，一款基于 ML 的自動化測試失敗分類程序，可以將相同錯誤導致的測試失敗自動分組。失敗分組耗時降低了 70%，整體效率提升了 3.3 倍。

　　·Verisium SemanticDiff 幫助瑞薩快速識別失敗原因，比傳統(tǒng) diff 工具更加高效。SemanticDiff 專注于設計環(huán)境，可以提供更相關的差異分析。此外，逐條檢查 diff 指令的歷史文件是很繁瑣的，SemanticDiff app 可以大幅縮短糾錯時間，顯著提升效率。

　　·Verisium WaveMiner 可以高效識別差異點，用戶可以在 PASS 和 FAIL 中將差異點可視化，便捷地比較 PASS 和 FAIL 的波型及源代碼。瑞薩的糾錯時間得以縮短 89%-97%，帶來 9 倍的效率提升。

　　Cadence 的 Verisium 平臺和 Xcelium ML 應用一起提供了一套利用 AI/ML 的應用，以優(yōu)化驗證工作負載，提高覆蓋率，并加速復雜 SoC 上設計錯誤的根源分析。瑞薩公司利用人工智能平臺，將其驗證生產率提高了 10 倍。

更多精彩內容歡迎點擊==>>電子技術應用-AET<<