低成本SerDes在數(shù)據(jù)采集中的方案設(shè)計(jì)與應(yīng)用
2020年電子技術(shù)應(yīng)用第8期
文 科，朱 正，馬敏舒
中國電子科技集團(tuán)公司 第二十四研究所，重慶400060
摘要： 介紹了低成本的1 Gb/s源同步SerDes接口應(yīng)用原理，并詳細(xì)闡述了低端FPGA如何與高速數(shù)據(jù)接口以及如何實(shí)現(xiàn)對(duì)1 Gb/s數(shù)據(jù)的可靠采樣的解決方案。該接口適用于AD9653等源同步SerDes接口的數(shù)據(jù)轉(zhuǎn)換器。再配合Spartan-6系列等低端FPGA的應(yīng)用，可以大大降低數(shù)據(jù)采集系統(tǒng)的成本、功耗和復(fù)雜度。
中圖分類號(hào)： TN98
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.191125
中文引用格式： 文科，朱正，馬敏舒. 低成本SerDes在數(shù)據(jù)采集中的方案設(shè)計(jì)與應(yīng)用[J].電子技術(shù)應(yīng)用，2020，46(8)：88-91.
英文引用格式： Wen Ke，Zhu Zheng，Ma Minshu. Design and application of low-cost SerDes in data acquisition[J]. Application of Electronic Technique，2020，46(8)：88-91.
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.191125
中文引用格式： 文科，朱正，馬敏舒. 低成本SerDes在數(shù)據(jù)采集中的方案設(shè)計(jì)與應(yīng)用[J].電子技術(shù)應(yīng)用，2020，46(8)：88-91.
英文引用格式： Wen Ke，Zhu Zheng，Ma Minshu. Design and application of low-cost SerDes in data acquisition[J]. Application of Electronic Technique，2020，46(8)：88-91.
Design and application of low-cost SerDes in data acquisition
Wen Ke，Zhu Zheng，Ma Minshu
Sichuan Institute of Solid-State Circuits, China Electronics Technology Group Corp，Chongqing 400060，China
Abstract： This paper introduces the low cost of 1 Gb/s source-synchronous SerDes interface application principle, and how to interface low-end FPGA with high-speed data and how to implement a reliable sampling solution for 1 Gb/s data are described in detail. This interface is suitable for source-synchronous SerDes data converter as AD9653. Coupled with application of the low-end Spartan-6 series FPGA，this solution can greatly reduce the cost of data acquisition system, power consumption and complexity.
Key words : 1 Gb/s sampling alignment；AD9653；Spartan-6
0 引言
雖然10 Gb/s的超高速接口已經(jīng)逐漸成為了高端數(shù)據(jù)轉(zhuǎn)換器的標(biāo)配，但也意味著必須使用高性能的FPGA與之搭配，導(dǎo)致整個(gè)系統(tǒng)的成本和復(fù)雜度偏高[1-3]。實(shí)際應(yīng)用中，1 Gb/s及以下速率的接口仍舊是目前的主流[4]。數(shù)據(jù)轉(zhuǎn)換器接口分類見表1。
在1 Gb/s這個(gè)量級(jí)，又分為低電壓差分信號(hào)(Low-Voltage Differential Signaling，LVDS)和源同步(SERializer/De-serializer，SerDes)。前者主要用于中高采樣率數(shù)據(jù)轉(zhuǎn)換器，應(yīng)用成本較高。
而源同步SerDes，也稱為串行LVDS接口[5]的ADC一般為多通道中等采樣率高精度型，如ADI的AD9252、AD9653，TI的ADS5273、ADS6445等，廣泛用于各類通信、數(shù)據(jù)采集系統(tǒng)中。本文以AD9653為例介紹這種接口的特性和應(yīng)用方法。
本文詳細(xì)內(nèi)容請(qǐng)下載:http://m.xxav2194.com/resource/share/2000002956
作者信息:
文 科，朱 正，馬敏舒
(中國電子科技集團(tuán)公司 第二十四研究所，重慶400060)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。