隨著示波器用戶對速度更快、功耗更低和體積更小的存儲器的需求與日俱增，雙倍數(shù)據(jù)速率（DDR）存儲器技術(shù)在過去五年里得到了巨大的發(fā)展。

　　DDR4 的含義是具有雙倍數(shù)據(jù)速率的第四代 SDRAM 存儲器。與 DDR3 相比，DDR4 的數(shù)據(jù)傳輸帶寬大幅增加，而且在速度、密度和功率等方面都超越以往。這些技術(shù)進(jìn)步推動企業(yè)級應(yīng)用、微型服務(wù)器應(yīng)用和平板電腦應(yīng)用的性能和能效進(jìn)一步提高，讓設(shè)計人員可以設(shè)計芯片更小、功耗更低、散熱更少的器件。

　　DDR4 存儲器的體系結(jié)構(gòu)整合了 DDR3（雙向 DQS）和類似 GDDR5 的數(shù)據(jù)總線（CRC 和數(shù)據(jù)誤碼檢測功能）兩方面的關(guān)鍵特性。但 DDR4 信號也有一些特性與上一代 DDR 解決方案截然不同。這些關(guān)鍵差異促使新的測試方法問世。

　　信號完整性的問題

　　信號完整性對于存儲器系統(tǒng)的可靠運(yùn)行至關(guān)重要。測試信號完整性，首先應(yīng)從物理層開始，數(shù)據(jù)在這一層通過時鐘上升沿和下降沿進(jìn)行傳輸。但是在測試 DDR4 存儲器的物理層時遇到了一些新的挑戰(zhàn)。

　　按照電子器件工程聯(lián)合會（JEDEC）標(biāo)準(zhǔn)的要求，在實(shí)施電子、時序和眼圖測試時都需要執(zhí)行輸入和輸出測量，其中包含大量測試操作以確保存儲器系統(tǒng)正常運(yùn)行，不會發(fā)生錯誤。DDR4 的速度提升還要求通過分離讀寫周期來測量 AC 時序參數(shù)。

　　存儲器速度的提高，也導(dǎo)致隨機(jī)抖動爆增。DDR4 是第一款速度超快而必須將抖動控制在規(guī)定范圍內(nèi)的 DRAM。過多的抖動會減少數(shù)據(jù)有效窗口，所以必須明確定義 DDR4 的數(shù)據(jù)有效窗口。

　　DDR4 器件開發(fā)人員所關(guān)注的另一個問題是互操作性。其最終目標(biāo)是保證存儲器系統(tǒng)的通用功能，同時提高效率和生產(chǎn)力。唯有清晰地了解 DDR4 規(guī)范的測試要求（例如，存儲器時序、眼圖測量和抖動）和測試過程（例如，正確的探測和仿真協(xié)議），您才能恢復(fù)裕量，縮短芯片/系統(tǒng)的設(shè)計周期、降低成本并加快產(chǎn)品上市速度。最終目標(biāo)是保證存儲器系統(tǒng)具備通用功能，且達(dá)到更高能效和生產(chǎn)效率。

　　什么是抖動？

　　抖動是指信號的時序事件偏離其理想位置的現(xiàn)象。

　　DDR4測試要求

　　前幾代 DDR 存儲器的時序規(guī)范基于多種風(fēng)險假設(shè)，其中最大的假設(shè)是，只要數(shù)據(jù)設(shè)置和保持時間符合規(guī)范，就可以實(shí)現(xiàn)完美的數(shù)據(jù)捕獲。DDR2 和 DDR3 的數(shù)據(jù)速率較慢且裕量較大，其規(guī)范假設(shè)隨機(jī)抖動可忽略不計且比特誤碼率（BER）為零。當(dāng)然，它實(shí)際上并不為零。對于時鐘抖動，測量 10,000 個周期的時鐘周期，其誤碼率將為 1e-4，因而可以認(rèn)為它足夠接近零。DDR2 和 DDR3 較低的數(shù)據(jù)傳輸速度使得這些假設(shè)可以成立，因?yàn)樵谙到y(tǒng)發(fā)現(xiàn)不合格結(jié)果之前存在足夠的裕量。

　　DDR4 的數(shù)據(jù)速率更快，這會降低裕量，隨機(jī)抖動可能會快速關(guān)閉數(shù)據(jù)眼圖，這意味著誤碼率會增加。如果不加以控制，有可能會產(chǎn)生嚴(yán)重的系統(tǒng)可靠性問題、延長設(shè)計時間、減緩產(chǎn)品上市時間并增加設(shè)計周期的成本。然而，DDR4 測試要求可以正面地解決這些問題，保障可靠性并降低成本。

　　將捕獲的波形數(shù)據(jù)顯示為實(shí)時眼圖（RTE），可以深入了解串行數(shù)據(jù)信號中的抖動。眼圖基本上是數(shù)字化比特的疊加，顯示比特何時有效（高或低）。它提供了描述系統(tǒng)物理層特征質(zhì)量的合成圖像，并使峰峰值邊緣抖動和噪聲得以具體顯示。

　　實(shí)時眼圖測試執(zhí)行眼高和眼寬測量，檢查信號完整性并預(yù)估數(shù)據(jù)有效窗口。然而，僅測量數(shù)據(jù)眼圖并不能完全了解數(shù)據(jù)有效窗口或預(yù)估比特誤碼率。目前，DDR4 規(guī)范的信號完整性測量的是最差情況下的時間裕度（tDIVW）和電壓（vDIVW）。

　　眼圖模板測試是最重要的物理層測量之一，可用于測試總體信號完整性。從總體抖動可以推導(dǎo)出與眼圖模板相關(guān)的最小時間和最小電壓的裕量。如果定義的 BER 很大（或者如果存在少量數(shù)據(jù)），就可以直接執(zhí)行測量。如果測試的 BER 很小，那么測量數(shù)萬億個單位間隔（UI）就會花費(fèi)太多時間。

　　眼圖模板測試可確保數(shù)據(jù)眼圖不會超過可能發(fā)生抖動（和誤碼）的模板邊界。除此之外，它可以通過 tDIVW 測量結(jié)果（圖 1）報告最小裕量（模板四個角的四個時序點(diǎn)）。

　　圖 1. 眼圖模板測試可以確保信號不會超過模板邊界（在邊界上可能發(fā)生抖動和誤碼）。

　　眼圖測試

　　–可以測量數(shù)據(jù)眼高和眼寬

　　–用戶還可以根據(jù)器件規(guī)范定義自己的眼圖模板

　　–如果眼圖不符合模板，那么一致性應(yīng)用軟件可以報告不合格狀態(tài)

　　DDR4 規(guī)范考慮了抖動和 BER 的關(guān)鍵作用。計算抖動 BER 測量結(jié)果很重要，它可以統(tǒng)計測量總體抖動（確定性抖動+隨機(jī)抖動），了解設(shè)計的數(shù)據(jù)有效窗口結(jié)果和可能出現(xiàn)錯誤的概率。

　　除了規(guī)范測試，采用正確的測試過程和方法也是至關(guān)重要的。例如，示波器探頭的正確放置會影響一致性測試結(jié)果以及設(shè)計裕量的準(zhǔn)確表征和測試。對于 JEDEC 規(guī)范，最佳探測點(diǎn)位于 DRAM 封裝的球上（不在傳輸線或通道上，也不在存儲器控制器上）。

　　仿真是測試過程中的另一個重要卻經(jīng)常被忽略的步驟。隨著總線速度的提高以及獲得盡量多裕量的需求，仿真過程可以很大程度地幫助減少設(shè)計周期和成本。

　　例如，仿真有助于確保系統(tǒng)能夠容忍內(nèi)插器的負(fù)載效應(yīng)。這一步驟評測所測量的帶寬/頻率響應(yīng)，確保內(nèi)插器不會斷開總線。

　　最后，是德科技與 JEDEC 組織密切合作，以確保其測試和測量解決方案與 JEDEC 標(biāo)準(zhǔn)的測試和測量規(guī)范保持高度一致。

　　圖 2. 然后將具有適當(dāng)負(fù)載效應(yīng)的仿真設(shè)計與原型的實(shí)際掃描結(jié)果進(jìn)行比較，確定系統(tǒng)正常運(yùn)行。

　　技術(shù)洞察：計算總體抖動

　　確定性抖動（DJ）通常是有界而可預(yù)測的，可以與數(shù)據(jù)流相關(guān)聯(lián)，例如符號間干擾和占空比失真。隨機(jī)抖動（RJ）屬于高斯分布并且是無界的。與任何高斯分布一樣，隨著總量的增加，分布的峰-峰值也會增加。因此，總體抖動（TJ）等于確定性抖動 DJ 加上隨機(jī)抖動 RJ 與 BER 的乘積。了解抖動的組成和來源可以幫助設(shè)計人員降低設(shè)計中抖動的發(fā)生率，確保更好的數(shù)據(jù)性能。

　　物理層 DDR4 測試的解決方案

　　準(zhǔn)確執(zhí)行測試的三個步驟：

　　選擇合適的探頭并把它置于正確的位置

　　選擇能夠執(zhí)行適當(dāng)應(yīng)用分析的示波器

　　使用符合 JEDEC 標(biāo)準(zhǔn)的自動一致性測試應(yīng)用程序

　　1. 選擇合適的探頭并把它置于正確的位置

　　對于采用 DDR4 存儲器的計算機(jī)系統(tǒng)設(shè)計，有幾種探測方法可以訪問用于測試的存儲器系統(tǒng)。第一種探測方法適用于計算機(jī)系統(tǒng)有內(nèi)存插槽/連接器，可以插入DIMM 或 SODIMM 的場景。對于此類配置，訪問信號的最簡單方法是使用插槽內(nèi)插器（圖 3）。

　　圖 3. SODIMM 插槽內(nèi)插器

　　插槽內(nèi)插器將所有命令信號路由到電纜，該電纜能夠代替 MSO 電纜而直接連接到混合信號示波器（MSO）的輸入端。訪問數(shù)據(jù)選通信號（DQS）和輸出數(shù)據(jù)（DQ）時，探頭前端可以焊接到插槽內(nèi)插器上并連接到模擬通道（圖 4）。這樣就可以查看 SODIMM 的 16 個數(shù)字通道以及通過模擬通道傳輸?shù)?DQS 和 DQ 信號。

　　圖 4. 使用焊入式探頭前端可以訪問路由到示波器模擬通道的 DQS 和 DQ 信號。在本例中，我們使用的探頭前端是 E2677A。

　　另一種選擇是 DDR4 BGA 探測，它適用于測試嵌入式系統(tǒng)（或 DIMM 配置）。對 DDR4 而言，BGA 內(nèi)插器的設(shè)計目的是提供訪問所有信號的途徑，以便在表征所有信號（數(shù)據(jù)、地址、控制、命令、選通和時鐘）時實(shí)現(xiàn)最大的靈活性。使用這種探測方法時，需要將 BGA 內(nèi)插器焊接在 DRAM 和電路板之間。連接示波器的焊點(diǎn)位于 BGA 頂部（圖 5）。

　　圖 5. Keysight DDR BGA 內(nèi)插器。通過內(nèi)插器周圍的示波器焊點(diǎn)訪問信號。

　　如果空間特別狹小（特別是在 DIMM 配置中），可能需要轉(zhuǎn)接器將內(nèi)插器從電路板上架高，這樣它就不會干擾任何相鄰的元器件（圖 6）。在這種情況下，轉(zhuǎn)接器將焊接在內(nèi)插器的底部。

　　圖 6. DDR BGA 內(nèi)插器配有一個轉(zhuǎn)接器，用于在表面積較小的區(qū)域內(nèi)架高內(nèi)插器。

　　定制內(nèi)插器

　　如果您需要一款內(nèi)插器，而我們現(xiàn)有的設(shè)計無法滿足您的需求，那么我們的設(shè)計團(tuán)隊(duì)能夠與您合作創(chuàng)建定制解決方案。請與是德科技合作以啟動這一流程，或訪問：www.keysight.com/find/contactus。

　　2. 選擇能夠執(zhí)行適當(dāng)應(yīng)用分析的示波器

　　確定探測協(xié)議之后，下一個關(guān)鍵的考慮因素是選擇測試設(shè)備。盡管存儲器技術(shù)的 BER 規(guī)范才剛制定，但這種測試已然成熟運(yùn)用于高速設(shè)計，并得到相應(yīng)測量工具（如示波器）的支持。使用具有先進(jìn)測量分析功能的示波器非常重要，這些功能包括去嵌入、實(shí)時眼圖測量、混合模擬和數(shù)字信號；以及交叉參照仿真設(shè)計等。

　　MSO 示波器是一種能夠同時顯示和分析數(shù)字和模擬信號的儀器。MSO 的一個優(yōu)勢是能夠分離讀寫數(shù)據(jù)。用戶可以將命令總線、行地址選通（RAS）、列地址選通（CAS）、寫入激活（WE）、片選（CS）和時鐘信號連接到數(shù)字通道，使示波器根據(jù)這些信號中的任意信號或信號組合觸發(fā)讀命令或?qū)懨睢Ｋ梢苑蛛x相應(yīng)的數(shù)據(jù)并執(zhí)行電子和時序測試。MSO 還允許測試人員查看命令協(xié)議的流程，檢測協(xié)議是否違規(guī)。

　　選擇示波器時，必須要了解它與其他設(shè)計和測試工具如何整合。是德科技利用其作為世界知名電子測量公司的獨(dú)特地位，精心構(gòu)建先進(jìn)的 EDA（軟件仿真）工具和示波器。當(dāng)在 DDR4 設(shè)計的最后階段運(yùn)行傳統(tǒng)的電子和時序規(guī)范時，是德科技的工具套件提供了獨(dú)特的優(yōu)勢，能夠?qū)蜻x版本中的仿真波形和物理原型的波形測量結(jié)果執(zhí)行完全相同的一致性測試。換句話說，仿真波形可以導(dǎo)入示波器中，與從物理原型獲得的波形進(jìn)行比較。

　　仿真過程可以顯著減少設(shè)計的迭代次數(shù)和成本。每次執(zhí)行探測時，都會給系統(tǒng)增加額外負(fù)載。仿真該負(fù)載可確保內(nèi)插器不會破壞總線或產(chǎn)生任何未知負(fù)載。Keysight W2351 DDR4 一致性測試臺可用于仿真負(fù)載效應(yīng)并生成去嵌入文件，從而消除探測效應(yīng)并使用示波器進(jìn)行測量（關(guān)于去嵌入的詳細(xì)信息，請參閱下一頁的步驟 3），這樣就可以真實(shí)地將您仿真的設(shè)計與原型進(jìn)行比較。

　　Keysight Infiniium V 系列示波器

　　Keysight Infiniium V 系列示波器針對高速 DDR 存儲器測量進(jìn)行了優(yōu)化。V 系列提供業(yè)界較低的本底噪聲和抖動測量本底以及較高的有效位數(shù)（ENOB），因而成為發(fā)射機(jī)信號完整性測量的理想工具。提供從 8 GHz 至 33 GHz 的各種型號，并可升級其帶寬以滿足您未來的需求。它與 InfiniiMax III 和 III+ 探測系統(tǒng)結(jié)合使用，可以提供更精確的測量，滿足更苛刻的設(shè)計裕量要求。另外，它還提供 16 個數(shù)字通道，時間分辨率高達(dá) 50 ps。此外，借助是德科技先進(jìn)設(shè)計系統(tǒng)（ADS）和 DDR4 軟件，您可以直接將仿真結(jié)果與示波器軟件測得的實(shí)際特征相關(guān)聯(lián)。

　　需要詢問示波器供應(yīng)商的問題：

　　我可以交叉觸發(fā)和測量數(shù)字和模擬通道嗎？

　　示波器是否具有去嵌入功能？

　　它是否具有實(shí)時眼圖測量功能？

　　我可以將它交叉引用到我的仿真設(shè)計中嗎？

　　3.使用符合 JEDEC 標(biāo)準(zhǔn)的自動一致性測試應(yīng)用程序

　　測試解決方案的最后一個組成部分是示波器軟件。利用 DDR4 一致性測試應(yīng)用軟件（例如Keysight N6462A DDR4 電氣一致性測試軟件），您可以使用日常用于調(diào)試的示波器，按照 JEDEC 規(guī)范執(zhí)行自動存儲器測試和裕量分析。每次測試時，該應(yīng)用軟件都會自動配置示波器，使其可以提供有效結(jié)果。它還包括裕量分析，指示您的器件距離各項(xiàng)規(guī)范的合格標(biāo)準(zhǔn)有多遠(yuǎn)。

　　一致性應(yīng)用軟件還應(yīng)具有某種“自定義”模式，可以涵蓋包括眼圖分析、模板測試和振鈴在內(nèi)的關(guān)鍵測量。這些測量對表征 DDR4 器件至關(guān)重要。

　　Keysight DDR4 一致性測試應(yīng)用軟件可測試 JEDEC SDRAM 規(guī)范中規(guī)定的時鐘、電氣和時序參數(shù)。該應(yīng)用軟件可以幫助您使用 Keysight Infiniium 示波器測試所有 DDR4 和 LPDDR4（低功耗）器件的一致性。

　　是德科技的應(yīng)用軟件還可以提供詳細(xì)的報告，包括用屏幕快照顯示的最差情況值，以及根據(jù)規(guī)范確定的測量結(jié)果的合格/不合格狀態(tài)。它還可以計算距離規(guī)范合格線的裕量。用戶可以增加運(yùn)行次數(shù)，收集更多數(shù)據(jù)進(jìn)行統(tǒng)計分析。統(tǒng)計報告將顯示測試的最小值、最大值和標(biāo)準(zhǔn)差。這些數(shù)據(jù)在比較 DRAM 供應(yīng)商或不同客戶的測試結(jié)果時特別有用。

　　Keysight DDR4 電氣一致性測試軟件報告包括：

　　1.利用屏幕快照顯示的最差情況值

　　2.合格/不合格狀態(tài)以及距離該標(biāo)準(zhǔn)的裕量

　　3.多次試運(yùn)行結(jié)果

　　4.包括最小值、最大值和標(biāo)準(zhǔn)差的統(tǒng)計報告

　　技術(shù)洞察：InfiniiSim

　　Keysight InfiniiSim 波形轉(zhuǎn)換工具套件提供更靈活、更準(zhǔn)確的方法，來顯示數(shù)字串行數(shù)據(jù)鏈路中任意處的波形。高度可配置的系統(tǒng)建模能夠簡單快速地幫你消除多余通道元素的有害影響，仿真插入了通道模型的波形，查看物理上無法探測位置的波形，補(bǔ)償探頭和其他電路元件的負(fù)載效應(yīng)。最終目標(biāo)是在根據(jù)規(guī)范進(jìn)行測試或執(zhí)行表征工作時獲得更多裕量。

　　Keysight DDR4 電氣一致性測試軟件的優(yōu)勢：

　　是德科技積極參與 JEDEC 組織的各項(xiàng)工作 — 在 DDR4/LPDDR4 BER 測試方法上做出了關(guān)鍵貢獻(xiàn)

　　比競爭對手更多的測試覆蓋率

　　DDR4 一致性測試解決方案的一站式商店（軟件+ BGA 內(nèi)插器）

　　通過 W2351 一致性測試臺軟件交叉引用并仿真運(yùn)行

　　Infiniisim 波形轉(zhuǎn)換工具套件

　　總結(jié)

　　DDR4 的速度要求以新的方式定義和測量關(guān)鍵的 AC 時序參數(shù)（例如數(shù)據(jù)輸入有效窗口的時序和電壓）。示波器配備的探測分析工具與自動一致性測試相結(jié)合，可以確保測試結(jié)果的可重復(fù)性和可靠性。

　　設(shè)計人員若想縮短學(xué)習(xí)時間，盡快掌握新一代測試與測量協(xié)議的知識，那么最好考慮與積極參與 JEDEC 標(biāo)準(zhǔn)委員會工作的測試工具廠商合作。通過密切的協(xié)作和溝通，設(shè)計人員可以找到更新、更好的一致性測試解決方案。這對于新發(fā)布的技術(shù)尤其重要，因?yàn)槠湟?guī)范和測量方法仍然處于討論過程中。

　　Keysight DDR4 眼圖輪廓測試方法目前得到 JEDEC 的采納，用于 DDR4 標(biāo)準(zhǔn)化工作。是德科技還是一家在 DDR 芯片開發(fā)所有階段均提供硬件和軟件解決方案的測試與測量公司。從仿真到調(diào)試，從驗(yàn)證到一致性測試，是德科技的解決方案都發(fā)揮了重要作用。

　　任何從 DDR 存儲器設(shè)計的技術(shù)人員都面臨著在不斷縮小的封裝中實(shí)現(xiàn)更快存取速度和更低功耗的持續(xù)壓力。在產(chǎn)品設(shè)計階段盡早洞察您的設(shè)計，可以快速采取糾正措施，確保您的產(chǎn)品達(dá)到質(zhì)量、互操作性和上市時間等目標(biāo)。成功的設(shè)計取決于效率以及縮短設(shè)計周期，控制設(shè)計成本。幸運(yùn)的是，今天有許多工具可以幫助您實(shí)現(xiàn)這一目標(biāo)。