各大晶圓廠積極尋求差異化，BulkCMOS、FD－SOI和FinFET隨時待命，不過問題在于，在28nm之后，芯片制造商將走向何方？
一兩年前，各大晶圓廠推出了新的22nm工藝，現在他們正在加緊準備量產并打算較量一番。
格羅方德、英特爾、臺積電和聯華電子正在開發22nm工藝或擴大他們在22nm上的戰果，一系列跡象表明，該節點可以在汽車、物聯網和無線通信等應用上攬下大量業務，產生大量營收。不過，因為各大代工廠提供的22nm工藝有諸多差別，代工廠的客戶們需要面臨一些艱難選擇，而且，有的工藝并沒有完整的EDA工具或IP的支持。
盡管如此，出于多種原因，代工廠們并沒有放緩推動22nm工藝的步伐。首先，歷經多年增長之后，28nm工藝首度面臨增長放緩和產能過剩的困擾，在這種背景之下，制造商們將目光投向22nm，寄望它可以接力28nm，產生大量新營收。
圖1FinFET與Planar
此外，22nm給代工客戶提供了新的選擇。目前，許多使用28nm及更高工藝尺寸的客戶正在考慮轉向16nm／14nm和更低尺寸的工藝，但是由于這些先進工藝僅限于FinFET晶體管，其成本比傳統的平面晶體管更高昂。
所以，對于現在使用28nm及更高工藝尺寸的代工客戶而言，22nm是一個很有吸引力的選項。它不僅可以提供比28nm更優異的性能，還比16nm／14nm和更低工藝尺寸的FinFET便宜。
但是，各個代工廠提供的22nm工藝可能大不相同。現在的22nm技術主要有三種版本：
臺積電和聯華電子正在開發22nm平面體CMOS工藝。
格羅方德正準備量產22nm平面FD－SOI技術。
英特爾推出的是低功耗22nmFinFET技術。
除此之外，還有三星正在開發的一種18nm平面FD－SOI技術，不管是22nm還是18nm，他們面向的都是同樣的客戶群體，這意味著代工廠在22nm上的大戰一觸即發。
“22nm會成為下一個廣受歡迎的成熟節點嗎？我認為是的，”Arm物理設計事業部營銷副總裁KelvinLow表示，他也是代工行業的資深專家，“我并不認為市場上最終只有一個贏家，因為客戶們的設計考慮各不相同，這些22nm技術都能找到自己的用武之地。”
當然，22nm和18nm并不適用于所有應用。就像之前那樣，客戶可以選擇停留在28nm或更老的工藝上，也可以跳過22nm和18nm，直接采用16／14nm和更先進的工藝。工藝選擇取決于應用類型，還要考慮功耗、性能、面積、交付時間、成本等傳統指標。
為了幫助半導體行業客戶加深了解，本文介紹一下各項22nm工藝及其供應商的發展動態。
BulkCMOS
現在，有的人把22nm視為一個獨立市場區段，但是有的人則認為22nm可以被歸到28nm這個大類里面。
國際商業戰略（IBS）是一家研究公司，它把28nm、22nm、20nm和18nm這四個節點歸為同一類。根據IBS的預測，2018年這類工藝的市場規模將達到115億美元，同比2017年下降2．8％，22nm市場2019年預計僅增長0．6％，但隨后將開始自己波瀾壯闊的增長步伐。
在這個大類中，28nm體量最大，根據IBS的統計數據，2017年28nm晶圓代工市場規模達100億美元，2018年持平，并受到了產能過剩的困擾。一方面，有一部分28nm客戶正在向更高級的工藝節點遷移，帶走了一部分業務，另一方面，中國正在大張旗鼓地建設更多28nm晶圓產能，更加加劇了這個市場的困境。
對28nm而言更加雪上加霜的是，22nm將開始蠶食28nm工藝的市場。“2018年，22nm的晶圓代工體量僅為28nm的十分之一，”IBS首席執行官HandelJones說。“根據我們的推斷，隨著時間的推移，22nm將成為下一個大塊頭節點。”
在22nm上，平面型BulkCMOS、FD－SOI和finFET是眾所周知的三種主要技術選項，其中，BulkCMOS多年來一直都是芯片產業的中流砥柱，因此也更廣為人熟知。CMOS可以被用在平面型和finFET晶體管上，而FD－SOI使用專用的絕緣體上硅晶片，其在襯底中包含薄絕緣層。
這三種技術各有優劣。其中，BulkCMOS成本最低，但是2DCMOS晶體管最容易漏電，這也是finFET橫空出世的主要原因之一。芯片制造商可以通過控制漏電提高時鐘頻率，但是速度和動態功率密度必須相平衡。FD－SOI使用平面型工藝，增加了體偏置來控制漏電和功耗，并取得了和時鐘頻率的平衡。但是，他們的缺點是都比BulkCMOS更昂貴。
所有這些22nm工藝都旨在贏得無需多重圖案化工藝步驟的新業務，多重圖案化不僅耗時，而且會增加成本，28nm有效地平衡了應用的性能和成本，因此，自2011年推出以來迅速成為許多先進IC設計的最佳選擇。
根據IBS的數據，28nm平面型器件的平均設計成本為5130萬美元，而16／14nm芯片的平均設計成本則為1．063億美元。因此，盡管格羅方德、臺積電、UMC和其它公司提供了更先進的16／14nmfinFET，大多數設計仍然堅持使用更老舊的節點。
圖2IC設計成本增加
“當你使用finFET時，掩膜和設計成本都會大幅增加，”IBS的Jones說。“FinFET對數字電路很友好，但是很難用它做射頻，混合信號也是一個挑戰。”
FinFET是高性能應用的理想選擇，但這種工藝在其他方面受到一些限制，比如它很難集成RF和模擬電路。所以，為了填補這種市場空白，各大代工廠開始開發22nm。對于那些需要比28nm性能更高，但是不需要或者不能承受16／14nm或更先進工藝的高成本的客戶而言，22nm提供了一個很好的中間選擇。
22nm是物聯網、混合信號和射頻器件的理想選擇。IBS聲稱，22nm比16nm／14nm更便宜，22nm器件的平均IC設計成本為7030萬美元，介于28nm和16／14nm之間。
聯華電子營銷總監JohnChen表示，“我們預計22nm的生命周期將會很長，而且產量客觀。客戶不需要直接從28nm遷移到14nmfinFET，22nm提供了一個極具吸引力的超低漏電工藝選項，以供客戶從現有的28nm設計中遷移過來。在掩模和設計成本上，22nm也優于14nm。”
對于那些采用65nm、55nm和40nm設計的芯片制造商而言，22nm提供了相對輕松的升級途徑，這些設計對成本敏感。“當這波老工藝的產品遷移到下一個節點時，將會對22nm產生很大的推動作用，”Arm的Low說。“當成本合適、IP可用時，22nm市場將會真正爆發。”
在這些22nm技術中，臺積電和聯華電子開發的平面型BulkCMOS基本上是28nm平面型BulkCMOS技術的縮小版。與28nm一樣，它采用高k／金屬柵極、銅互連和低k電介質。
這種縮放方案有優點也有缺點。好的方面是，它是從28nm直接縮放而來，芯片制造商可以繼承使用相同的設備和工藝流程。壞的方面則是，當工藝尺寸接近20nm時，Bulk技術會受到短溝道效應的影響，它會降低器件中的亞閾值斜率或關斷特性。
在傳統晶體管中，柵極下方的溝道區域耗盡了移動電荷，使摻雜劑原子離子化。“閾值電壓是由這些原子里的電荷和柵極功函數決定的。耗盡區的深度控制靜電泄露特性。耗盡區域下方是帶有大量移動載體的中性硅。”IBM的半導體專家TerryHook解釋道。
但隨著工藝尺寸的降低，BulkCMOS晶體管容易出現被稱為隨機摻雜劑波動的現象。簡單來說，這會引起通道中摻雜劑原子的變化。結果，BulkCMOS晶體管的執行可以偏離其標稱行為，并且還可以在閾值電壓方面產生隨機差異。
“Bulk平面晶體管技術受到大量隨機摻雜劑波動的限制，摻雜劑波動的波動是先進節點晶體管不匹配和變化的主要原因。”格羅方德產品線管理高級主管JamieSchaeffer在最近的一段視頻中說。
解決摻雜劑波動問題的一種方法是轉向完全耗盡型晶體管類型，如FD－SOI和finFET。“在finFET和FD－SOI中，溝道摻雜劑的波動問題基本不存在，晶體管可以一次性進行匹配。”芯片專家Hook說。
不過，臺積電和聯華電子這兩家代工廠商決定將BulkCMOS的極限推進到22nm。盡管存在一些挑戰，22nmBulkCMOS也有很大優勢。
“一些客戶正在從28nm遷移到22nm上，以獲得密度／速度／功耗上的提升。臺積電預計將會有20％左右的28nm客戶選擇22nm。”Gartner分析師SamuelWang表示。“FD－SOI適用于低功耗的利基型應用。22nmbulk是廣受歡迎的28nm的縮小版本，大多數設計人員已經習慣了28nm的設計方法，而且擁有更廣泛的物理IP。”
與此同時，臺積電最近公布了其先前宣布的22nm技術的更多細節，該技術涉及兩個工藝平臺。第一種工藝是22nm超低功耗（ULP），適用于需要更高性能的低功耗應用，第二種工藝是22nm超低泄漏（ULL），適用于超低功耗器件。
“物聯網和射頻／模擬器件的應用領域非常廣泛，”臺積電研發副總裁CliffHou表示。“一項技術很難覆蓋這兩種應用，這也是為什么我們單獨優化出兩個工藝平臺的原因。”
22nmULP的工作電壓為0．8至0．9伏，臺積電透露了22nmULL的新規格，其工作電壓為0．6伏，該版本將于2019年4月上市。
除技術規格外，代工廠的客戶們還必須檢查對一項工藝是否存在EDA工具和IP支持。由于有些代工廠在22nm上會提供比其它代工廠更多的EDA／IP支持，這讓客戶們的選擇更加棘手了。
代工廠依賴第三方EDA工具。對于一項給定的工藝，代工廠開發了一些自己的IP，但它們也依賴于第三方IP。EDA供應商和IP技術的可選擇范圍很廣。不過，臺積電在22nm上開發的一個主要IP標志著它的22nm工藝可以用在嵌入式MRAM和電阻RAM器件上。
嵌入式存儲器集成在微控制器（MCU）中。MCU使用NorFlash閃存用于嵌入式存儲器應用，例如代碼存儲。
然而，NorFlash很難擴展到28nm以下，這就催生了MRAM和RRAM這樣的下一代存儲器技術。這些新的存儲器類型既能達到SRAM的速度，又實現了閃存的非易失性以及無限的耐用性。
盡管如此，Microchip仍然計劃將其名為SuperFlash的嵌入式閃存技術擴展至22nm。“當我們在28nm工藝上驗證了SuperFlash技術，我們就將它遷移到FD－SOI和／或22nm技術上，”Microchip的子公司SiliconStorageTechnology（SST）營銷總監VipinTiwari表示。“由于22nm是28nm的縮小節點，因此，只要SuperFlash在28nm上得到成功應用，它就很可能在22nm節點上找到用武之地。eMRAM和SuperFlash技術可以共存，具體取決于最終應用。”
另外，在第三方IP方面，Arm已經為臺積電的22nm工藝開發了標準單元庫、通用IO和存儲器編譯器等物理IP。
在EDA方面，大型EDA供應商也支持臺積電的22nm技術。西門子子公司Mentor公司產品營銷總監MichaelWhite說：“因為各個代工廠的22nm工藝在光刻的實現方式和能提供多少DFM支持上存
在細微差別，我們對它們的支持工具也有所不同。需要重點注意的是，由于22nm是一個新的節點變體，golden簽核和后續工具可能始終存在滯后風險和質量差異。無晶圓廠客戶希望使用行業golden簽核工具，要么就要在流片時承擔更高的風險。”
聯電也在開發22nmbulkCMOS工藝。“聯電現在正在為自家的22nm工藝確定最終版本的客戶規格，我們預計將在2020年將22nm投產，”聯華電子的Chen說。“和28nm工藝相比，22nm這個工藝節點對性能和功耗進行了優化，面積節約了10％左右，超低功耗，支持RF和毫米波。聯華電子的22nm平臺將成為一種經濟高效的解決方案，拓展了平面型高k／金屬柵極技術的應用領域，可用在移動（5G和其它無線標準）、物聯網和汽車等行業。”
格羅方德是最早發力22nm工藝的晶圓廠。三年前，格羅方德推出了22nmFD－SOI技術，后來，三星也開始提供28nmFD－SOI，并正在研究18nm版本的FD－SOI工藝。
此外，格羅方德正在開發一種平面類型的12nmFD－SOI，預計將在2022年上市。通常來講，22nm或18nmFD－SOI不會直接與16nm／14nm展開競爭，它們服務于不同的目標市場，基本上不會有所重疊。
FD－SOI使用一種專用的SOI晶圓，它在襯底中集成了一層薄薄的絕緣層（厚度在20nm到25nm之間），該絕緣層將晶體管和襯底相隔離，從而防止了器件中的漏電。
FD－SOI也是一種平面完全耗盡型架構。“這就在基本上消除了摻雜劑的隨機波動，從而改善了匹配、漏電以及相應的亞閾值斜率。”格羅方德的Schaeffer說。
圖3Bulk與FD－SOI
格羅方德的22nmFD－SOI技術被稱為22FDX，它在通道中集成了高k／金屬柵極和硅鍺。與28nm相比，它的性能提高了30％，功耗降低了45％。這項技術已經于2017年初通過了生產資格驗證。
最近，格羅方德為其22FDX工藝增加了更多功能。“這項工藝在sub－6GHzRF、毫米波、超低漏電、超低功耗方面都通過了驗證。”Schaeffer說。
FD－SOI有兩項特征很有吸引力－低功耗和體偏置。它可以在0．8v工作電壓下實現910μA／μm（856μA／μm）的低功耗，工作電壓可以降到0．4v。
“體偏置技術通過極化晶體管的背部柵極完全地動態控制晶體管的閾值電壓（Vth），Vth是一個只能通過復雜的催化劑技術確定的參數，現在可以通過軟件動態編程。”Soitec產品營銷經理ManuelSellier說。“設計人員可以利用這個能力動態管理電路中的漏電，并有效補償靜態和動態變化（溫度、電壓和老化），它可以實現4－7倍的能效提升。”
FD－SOI還支持前向體偏置。根據意法半導體的說法，當襯底進行正向極化時，晶體管的開關速度可以更快。
但是，FD－SOI也有三個明顯的缺陷－成本、生態系統和采用率。多年來，FD－SOI一直沒有得到大規模應用，英特爾、臺積電、聯華電子等巨頭從未使用過FD－SOI技術，它們聲稱bulkCMOS可以在更低的成本上制造高性能器件。比如，SOI晶圓的售價為每片370－400美元，而bulkCMOS晶圓的售價僅為每片100－120美元。
不過，FD－SOI可以降低掩膜數量，這可以在一定程度上補償晶圓成本。根據IBS的數據，FD－SOI的掩膜數量為22－24個，而具有可比性的bulkCMOS工藝的掩膜步驟達27－29個。
FD－SOI也在縮小和bulkCMOS的綜合差距。“我們現在正在考察bulkCMOS的限制，”IBS的Jones說。“22nmFD－SOI的晶體管成本比22nmHKMG（高k／金屬柵極）高出不到5％，但是其功耗降低了30％－50％，這種功耗優勢對可穿戴設備和物聯網設備非常重要。”
盡管如此，FD－SOI社區在EDA／IP生態系統建設方面也落后于bulkCMOS。“22nmFD－SOI的IP生態系統當然也在加強，但22nmHKMGbulkCMOS的IP生態系統更加廣泛。”Jones說。
局面也許正在轉變，Cadence、Mentor和Synopsys已針對格羅方德的FD－SOI技術認證了各種EDA工具。
“FD－SOI有一些其它工藝很難集成的獨特RF功能。”Mentor總裁兼首席執行官WallyRhines表示。
FD－SOI也有一些其它的優勢。“盡管FinFET幾乎沒有靜態泄露，但是還有動態功率指標，FD－SOI工藝的一個優點就體現在動態功率上。如果你可以將電壓從1v降低到0．6v，功耗就會降低65％。FD－SOI在動態改變功率和性能平衡上具有一定優勢。”Rhines說。
其它工藝選擇
去年，英特爾推出了22nmFinFET技術的低功耗版本，但是英特爾自此就沒了動靜。不過，英特爾計劃在即將舉行的IEDM活動上，發表一篇關于22nm嵌入式MRAM技術的論文。
22nm工藝動靜不斷，但目前尚不清楚它的市場到底有多大，也很難預測哪種技術會占上風。判斷22nm市場會否成長為28nm那樣的體量，還是只是一個利基市場仍然為時過早。顯然，每種技術都會找到自己的市場位置，但是肯定有些技術會脫穎而出，贏得更大的市場。