0 引言

    三維集成技術主要利用芯片之間的硅通孔(Through Silicon Via，TSV)垂直互連來實現立體堆疊芯片間的互連，以降低互連延遲、提高電路性能，從而使集成電路和系統集成度不斷提升的發展趨勢得以延續^[1-3]，成為拓展摩爾定律并實現微系統集成的主要方式^[4-5]。

    隨著三維集成技術的發展，芯片疊層內的TSV數量越來越多，鄰近效應對TSV電阻的影響越來越大，進而使TSV上的信號衰減變大，影響系統性能。因此，對TSV導體陣列交流電阻的分析成為三維集成電互連設計與分析技術領域的重要課題。

    國內外學者對鄰近效應下導體交流電阻進行了研究。FILIPOVIC D等對帶有屏蔽層的三相線間的鄰近效應進行了研究^[6]，利用級數展開法和點匹配法計算了三相線的交直流電阻比以及屏蔽層的功率損耗。趙文生等利用部分元等效電路法對高密度硅通孔陣列的交流電阻進行了求解，得到硅通孔陣列的阻抗矩陣^[7]。

    本文提出了一種計算TSV陣列交流電阻的方法，該方法在對TSV橫截面剖分和確定剖分節點電流強度的基礎上，利用三角單元插值來計算TSV的交流功耗，通過交直流功耗比計算TSV的交直流電阻比，進而得出鄰近效應下TSV的交流電阻。該方法可以實現對任意規模、任意排布方式、不同電流頻率及電流強度激勵下的TSV陣列的交流電阻的計算。利用MATLAB編程對算法進行仿真，并將數值結果與商用求解器ANSYS Q3D的結果進行對比，實驗結果表明，該算法的結果是可信的，且算法性能較好。

1 電流分布的計算及圖形剖分介紹

    計算TSV導體陣列電流分布示意圖如圖1所示。

    圖1中，M為待求電流強度的點，O點為TSV圓心，P點為待求電流分布的TSV內任意一點。假定陣列中TSV的間距足夠大，所以外部TSV的電流分布對目標TSV電流分布的影響，可以等效為其中心處總電流對目標TSV電流分布的影響，則TSV內部的電流分布為^[8]：

式中其中σ為TSV的電導率，f為電流的頻率，μ₀為真空磁導率；I_k、r_wk、S_k、r_k分別為編號為k的TSV的總電流大小、導體半徑、橫截面面積、待求點到圓心的距離；J_n(x)為n階貝塞爾函數；j代表復數的虛部；θ為待求點相對水平方向的夾角；為TSV中心連線與水平方向的夾角。

    TSV橫截面的三角剖分單元采用網格剖分工具DistMesh^[9]生成，DistMesh剖分后返回三角單元的頂點連接關系及頂點的坐標信息。對TSV橫截面采用均勻剖分的結果如圖2所示。

2 交流電阻的計算

    鄰近效應可以導致TSV電阻的增長，從而增加其功率損耗。電阻的增長可以通過交直流電阻比來衡量，如式(2)所示：

其中r為TSV半徑，S為積分區域，i(x，y)為TSV的電流密度分布。從式(2)的形式可以看出交直流電阻比即交直流功耗比，與電流分布相關。由于對電流強度i(x，y)直接做積分運算比較困難，因此，將計算區域進行離散，分別計算每個剖分單元的值，然后將所有單元的值求和進而得到分子、分母積分表達式的近似值，如式(3)所示：

式中n為三角單元的個數，S_Δk為第k個三角單元的積分區域，單元內部的電流強度分布利用插值法計算。

    以圖3所示的三角單元為例，設A、B、C三點的電流強度分別為i_A、i_B、i_C，則P點的電流強度值為^[10]：

    由于面積表達式中包含絕對值符號，因此對上述積分表達式進行處理，推導其可積的變換形式。以三角單元ΔPAB為例，其三個頂點構成的行列式為二元初等函數為：

    上式在定義域R內處處可微，且S_ΔPAB的值大于0。假設上式值的符號在ΔABC中有變化，根據處處可微可知，在ΔABC內部存在一點P使得S_ΔPAB的值為0，這與S_ΔPAB>0相悖，因此式(10)在ΔABC內部符號不變，有如下積分關系：

    對ΔABC內動點P做積分運算時需對單元進行區域劃分，取頂點中x坐標值為中間值的頂點為起始點，做與水平方向垂直的線段，線段將三角單元劃分為左右兩個積分區域，如圖4所示。

    三角單元中邊AB、AC、BC在平面直角坐標系中表達式分別為：

    因此有：

    當所有積分項的值確定后，即可得到TSV的交直流功耗比，進而得出其交直流電阻比，已知TSV的直流電阻為：

3 算法的實現

    利用MATLAB編程實現了計算導體的交直流電阻比的算法。

    計算TSV陣列交直流電阻比的算法偽代碼如下：

    這里假設所有的輸入參數都是合法的，輸入參數中R為TSV半徑的集合，I為TSV的激勵電流大小的集合，f為激勵電流的頻率，O(x，y)為TSV中心坐標的集合。輸出參數Ratio為交直流電阻比集合。代碼中第(3)步為對TSV橫截面的三角剖分，剖分完畢后返回頂點坐標矩陣q和頂點編號矩陣t，q中每一行記錄了頂點的橫坐標x和縱坐標y，t中每一行記錄了三角單元的頂點序號，該序號與q中的行號一一對應。

4 實驗結果分析

    本節針對均勻排布的TSV陣列的交流電阻進行分析，在同頻同相的激勵電流下，分別給出了趨膚效應下的交直流電阻比及趨膚效應和鄰近效應共同影響下的交直流電阻比，并對不同位置的TSV的交直流電阻比之間的差異進行了分析，陣列模型示意圖如圖5所示。

    陣列的基本參數為：導體半徑15 μm，金屬材料為銅，電流大小0.01 mA，電流頻率1 GHz。

    首先設定陣列的間距為100 μm，利用上一節推導的結果，計算陣列交直流電阻比，結果如圖6所示。

    圖6(a)為考慮趨膚效應和鄰近效應下的交直流電阻比，圖中橫軸下的數字代表TSV的編號。

    圖6(b)為只考慮趨膚效應時的交直流電阻比，由于是均勻陣列，因此趨膚效應下的電阻比相同；但在考慮鄰近效應時，由于不同位置的導體受到總的影響不同，因此交直流電阻比值不同。從圖6中可以看出，圖6(a)中間導體的電阻比值與圖6(b)中的相當，這是因為由于導體陣列的對稱性，中間導體所受鄰近效應的影響互相抵消；而處在邊角處的1、3、7、9號導體受到鄰近效應相疊加，其影響相對顯著，電流分布集中在外側的角落中，所以交直流電阻比是陣列中最高的。

    現將TSV的間距縮小為50 μm，以觀察交直流電阻比的變化，結果如圖7所示。

    圖7(a)為考慮趨膚效應和鄰近效應下的交直流電阻比，圖7(b)為只考慮趨膚效應時的交直流電阻比。從圖中可以看出，由于間距的縮小，鄰近效應更加顯著，陣列四角處導體的交直流電阻比增大。然而趨膚效應不受間距的影響。圖7(a)中，由于導體陣列的對稱性，中央的導體所受到的鄰近效應相互抵消，因此其交直流電阻比基本沒有上升，而其余導體的交直流電阻比值有所增加。

5 算法有效性的驗證

    本節以鄰近的兩個TSV為例，將本文算法的解和有限元法商用電磁場求解軟件ANSYS Q3D的仿真結果進行對比，來驗證算法求解的可信性。

    圖8給出了不同頻率下交直流電阻比值的對比。求解參數為：TSV半徑15 μm，TSV間距100 μm，TSV高度200 μm，電流激勵0.01 mA，電流頻率1 GHz~5 GHz，TSV金屬材料為銅。圖中結果誤差小于3%，曲線基本擬合。

    圖9給出了不同TSV間距下交直流電阻比值的對比。求解參數為：TSV半徑15 μm，TSV高度200 μm，TSV間距100 μm~200 μm，電流激勵0.01 mA，電流頻率1 GHz，TSV金屬材料為銅。圖中結果誤差小于4%，曲線走勢基本相同。

    誤差的主要來源為本文采用插值法計算TSV的功耗，功耗為一近似值，而TSV的交直流電阻比由交直流功耗比計算得出，因此結果存在一定的偏差。

6 求解時間及內存使用情況對比

    為檢驗算法的求解效率及資源消耗情況，將本文算法的求解時間和內存使用情況與ANSYS Q3D進行對比。求解參數為：TSV半徑15 μm，TSV間距100 μm，電流激勵0.01 mA，電流頻率1 GHz，TSV金屬材料為銅， ANSYS Q3D中TSV高度200 μm。求解時間對比見表1。

    從對比結果來看，本文算法的求解效率較高于商業求解器ANSYS Q3D。

    求解時內存使用情況對比見表2。

    對比結果表明，本文算法的內存使用量遠遠小于商用求解器ANSYS Q3D的結果。這主要是因為本文算法是在二維平面內進行求解，且只需計算并存儲剖分單元頂點處的電流強度，內存空間的消耗比較小。

7 結束語

    本文提出了一種基于重心插值法計算TSV陣列交流電阻的方法，推導出了三角單元交流功耗計算表達式，從而將交直流電阻比表達式中的積分運算簡化為代數運算，進而使TSV交流電阻的計算成為可能。利用該方法研究了鄰近效應對TSV陣列交流電阻的影響，實驗結果表明，在同頻同相的激勵電流下，陣列邊緣處的TSV交流電阻最大。基于代表性算例，將本文算法的結果與商用軟件的分析結果對比，二者結果的誤差在5%內，證明算法求解結果是可信的。最后，將本文算法的求解時間和內存使用情況與商用求解器進行了對比，結果表明本文算法的性能優于商用求解器。基于該算法，可構建三維系統級封裝設計平臺中的設計快速驗證專用模塊。

參考文獻

[1] BENKART P，KAISER A，MUNDING A，et al.3D chip stack technology using through-chip interconnect[J].IEEE Design & Test of Computers，2005，22：512~518.

[2] 朱樟明，楊銀堂.硅通孔與三維集成電路[M].北京：科學出版社，2016.

[3] 吳向東.三維集成封裝中的TSV互連工藝研究進展[J].電子與封裝，2012(9)：1-5.

[4] WALDROP M M.More than moore[J].Nature，2016，530：144-147.

[5] 趙璋，童志義.3D TSV技術—延續摩爾定律的有效途徑[J].電子工業專用設備，2011，40(3)：10-16.

[6] FILIPOVIC D，DLABAC T.Proximity effect in a shield symmetrical three-phase line[J].Serbian Journal of Electrical Engineering，2014，11(4)：585–596.

[7] 趙文生.三維集成電路中新型互連結構的建模方法與特性研究[D].杭州：浙江大學，2013.

[8] MANNEBACK C.An integral equation for skin effect in parallel conductors[J].Journal of Mathematics and Physics，1922，1(3)：123–146.

[9] PERSSON P O，STRANG G.A simple mesh generator in Matlab[J].Siam Review，2004，46 (2)：329–345.

[10] KAI H.Barycentric interpolation[M].NewYork：Springer International publishing，2014.

作者信息:

趙景龍，繆  旻

（北京信息科技大學 信息微系統研究所，北京100101）