致力于在功耗、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)宣布推出最新11.7版本Libero系統(tǒng)級(jí)芯片(SoC)，這是用于美高森美現(xiàn)場(chǎng)可編程邏輯器件(FPGA)產(chǎn)品的全面FPGA設(shè)計(jì)工具套件。這款最新軟件包括多項(xiàng)新功能，可以為設(shè)計(jì)人員帶來(lái)更高的易用性和工作效率，并且包括用于RTG4? FPGA、SmartFusion?2SoC FPGA和IGLOO?2 FPGA器件的先進(jìn)安全和評(píng)估工具。

　　美高森美軟件工程副總裁Jim Davis表示：“我們的 Libero SoC v11.7軟件工具采用具有全新約束管理視圖的新型增強(qiáng)約束流程、完全重新設(shè)計(jì)的ChipPlanner和新的同步開(kāi)關(guān)噪聲(simultaneous switching noise, SSN)分析器，顯著改善了用戶體驗(yàn)。此外，包括改善的用戶設(shè)計(jì)導(dǎo)航、遠(yuǎn)程工作流程安裝及串行器/解串器(SerDes)BER計(jì)算器的SmartDebug更新，還可讓客戶受益良多。同時(shí)，SmartTime UI 提升2倍速度，SmartPower 工具提升5倍設(shè)計(jì)速率,這些工具可以大幅提升設(shè)計(jì)效率。”

　　對(duì)于FPGA解決方案的設(shè)計(jì)人員來(lái)說(shuō)，美高森美 Libero SoC v11.7軟件工具除了支持更快上市的使用性特點(diǎn)之外，還發(fā)布了安全生產(chǎn)編程解決方案(SPPS)，該方案用于防止過(guò)度制造、克隆、反向工程、惡意軟件插入和其它安全威脅。

　　改善用戶體驗(yàn)

　　Libero v11.7 軟件工具引入增強(qiáng)的約束流程，旨在簡(jiǎn)化設(shè)計(jì)約束管理。這款解決方案用于管理時(shí)序約束、輸入/輸出(I/O)屬性約束、平面規(guī)劃約束及網(wǎng)表屬性約束，確保它們能夠在單一視圖中進(jìn)行創(chuàng)建、引入、編輯和組織。時(shí)序約束僅需輸入一次，并且可以自動(dòng)應(yīng)用在綜合、時(shí)序驅(qū)動(dòng)布局布線，以及時(shí)序驗(yàn)證中。已知硬件模塊和知識(shí)產(chǎn)權(quán)(IP)組件的時(shí)序約束可以自動(dòng)派生。

　　新版本軟件還具有完全重新設(shè)計(jì)的ChipPlanner，這是用于FPGA器件內(nèi)各區(qū)塊邏輯定義和分配的底層規(guī)劃工具。這種設(shè)計(jì)方法對(duì)于控制設(shè)計(jì)布局以獲得最佳結(jié)果尤其有用。新型ChipPlanner還包括接口更新和顯著的運(yùn)行時(shí)間增強(qiáng)，這在大規(guī)模和高使用率的設(shè)計(jì)中最為突出。

　　SmartDebug

　　針對(duì)SmartFusion2、IGLOO2和RTG4系列器件，SmartDebug允許在FPGA 設(shè)計(jì)中集成前所未有的可視性，無(wú)需重新測(cè)量和構(gòu)建設(shè)計(jì)。采用SmartDebug的用戶能夠利用有源探頭，讀取及寫(xiě)入任何FPGA模塊觸發(fā)器，或者利用帶電探頭，通過(guò)外部觀察儀器查看PRA/PRB引腳上的任何兩個(gè)觸發(fā)器。此外，SmartDebug還允許用戶讀取和寫(xiě)入LSRAM、uSRAM和SerDes控制寄存器。在Libero SoC v11.7中，美高森美通過(guò)統(tǒng)一模塊探頭選擇和有源探頭或帶電探頭設(shè)計(jì)導(dǎo)航，以及適用于輕量實(shí)驗(yàn)室安裝的獨(dú)立版本軟件，進(jìn)一步增強(qiáng)了SmartDebug。

　　增強(qiáng)的安全性

　　市場(chǎng)調(diào)研機(jī)構(gòu)Aberdeen集團(tuán)指出，到2020年大約500億臺(tái)設(shè)備將會(huì)連接網(wǎng)絡(luò)，不僅這些設(shè)備本身必須安全，而且在器件、設(shè)計(jì)和系統(tǒng)級(jí)上也必須確保安全。

　　美高森美Libero v11.7軟件工具引入其SPPS功能，以實(shí)現(xiàn)美高森美SmartFusion2 SoC FPGA和IGLOO2 FPGA器件的安全生產(chǎn)編程。SPPS在美高森美FPGA器件中安全地生成和輸入密匙和配置比特流，防止克隆、反向工程、惡意軟件插入、比如交易機(jī)密或機(jī)密數(shù)據(jù)的敏感知識(shí)產(chǎn)權(quán)(IP)泄漏、過(guò)度制造及其它潛在安全威脅。

　　美高森美SPPS帶有通過(guò)聯(lián)邦信息處理標(biāo)準(zhǔn)(FIPS)認(rèn)證并用于關(guān)鍵性計(jì)算工作的硬件安全模塊(HSM)，并結(jié)合美高森美防篡改閃存FPGA器件，從而防止現(xiàn)今外部攻擊者或競(jìng)爭(zhēng)對(duì)手、無(wú)良合約制造商及其員工或其它內(nèi)部人員造成的主要安全威脅問(wèn)題。

　　其它新特性

　　Libero SoC v11.7軟件工具還包括其它幾項(xiàng)更新，其中一些更新如下。如要了解更多信息，請(qǐng)參考詳細(xì)的發(fā)布說(shuō)明。

　　-通過(guò)新型SSN分析儀工具支持，計(jì)算每個(gè)FPGA器件引腳的噪聲容限

　　-在SmartPower上的運(yùn)行時(shí)間提升五倍

　　-在SmartTime上的用戶接口(UI)運(yùn)行時(shí)間提升兩倍

　　-為SmartTime提供多特例分析支持

　　-物理設(shè)計(jì)中的跨時(shí)鐘域優(yōu)化