用CPLD芯片實現(xiàn)快速Reed-Solomon編碼器設計
李月喬
北京華北電力大學電子與信息工程學院(102206)
摘要： 在分析有限域運算的基礎上，設計了能糾正1個符號內(nèi)4位錯誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設計環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時序仿真，并用XC9572PC84可編程邏輯芯片實現(xiàn)了該電路設計。
Abstract：
Key words :
摘 要： 在分析有限域運算的基礎上，設計了能糾正1個符號內(nèi)4位錯誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設計環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時序仿真，并用XC9572PC84可編程邏輯芯片實現(xiàn)了該電路設計。
關鍵詞： 復雜可編程邏輯陣列 RS編碼器 仿真
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。