《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 和主人玩露出调教暴露羞耻| 国内精品视频在线播放一区| 亚欧成人中文字幕一区| 粉嫩大学生无套内射无码卡视频 | 久久精品国产四虎| 波多野结衣伦理视频| 啊灬啊灬啊灬快好深用力免费| 五月婷婷婷婷婷| 在我跨下的英语老师景老师| 中文字幕日韩人妻不卡一区 | 国产人久久人人人人爽| 114级毛片免费观看| 女性生殖殖器特级表演| 久久99精品久久久久久不卡| 欧美午夜理伦三级在线观看| 免费一级毛片在线播放不收费| 葫芦里不卖药葫芦娃app| 国产特级毛片aaaaaa| 99久久精品午夜一区二区| 性xxxx视频播放免费| 久久国产精品视频一区| 欧美一区二区三区高清不卡tv| 亚洲美女视频网| 精品无码成人久久久久久| 国产午夜久久精品| 久久精品九九亚洲精品| 三年片免费观看大全国语| 最近中文字幕2019国语3| 亚洲欧美一区二区三区在线| 男女性杂交内射女BBWXZ| 哪个网站可以看毛片| 青娱乐精品在线| 国产欧美久久一区二区三区| 99久久国产宗和精品1上映| 婷婷影院在线观看| 中文字幕在线看日本大片| 日本电影痴汉电车| 五月天色婷婷综合| 欧美国产伦久久久久| 亚洲欧美日韩精品专区| 狠狠色丁香久久婷婷综合五月|