《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: swag台湾在线| 亚洲国产成AV人天堂无码| 国产精品入口在线看麻豆| 好湿好大硬得深一点动态图| 五月婷在线视频| 滴着奶水做着爱中文字幕| 国产乱子伦真实china| 香蕉国产综合久久猫咪| 好男人社区视频| 久久免费国产视频| 欧美成人午夜片一一在线观看 | 中文字字幕在线| 曰批免费视频试看天天视频下| 亚洲综合色色图| 美女吸乳羞羞漫画| 国产成人精品1024在线| 91啦中文成人| 好吊日视频在线| 久久久精品人妻一区亚美研究所| 欧美交a欧美精品喷水| 亚洲视频一区二区三区四区| 网站大全黄免费| 国产亚洲综合一区二区三区| 亚洲图片欧美另类| 国模丽丽啪啪一区二区| 一个人hd高清在线观看| 无码A级毛片日韩精品| 久久精品国产精品国产精品污| 欧美日韩国产一区三区| 人妻无码久久久久久久久久久 | 国内精品久久久久伊人av| 一本色道久久88加勒比—综合| 日本成人福利视频| 二级毛片在线播放| 欧美性大战xxxxx久久久| 亚洲色成人网一二三区| 精品国产欧美另类一区| 国产gaysexchina男同menxnxx| 黄色一级毛片免费看| 国产片AV片永久免费观看| 91久久精品国产91久久性色也|