| Zynq增加FIFO清空操作?，串口自測程序更加健?壯 | |
| 所屬分類：源代碼 | |
| 上傳者：xilinx | |
| 文檔大?。?span>3 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：ISE 14.4中，自帶ZYNQ UART的測試程序。測試程序先將串口設(shè)置成自環(huán)模式，再在循環(huán)總發(fā)送一個字節(jié)和接收一個字節(jié)。循環(huán)32次后，再比較發(fā)送的字符和接收字符是否一致。如果一致，就表示UART測試成功，否則就報告失敗。 如果Zynq不是剛剛復(fù)位啟動，UART的FIFO中可能已經(jīng)有數(shù)據(jù)。這樣的話，測試就會失敗。如果調(diào)試串口自測程序，在發(fā)送字符后，接收字符前，停止程序。然后再啟動串口自測程序，就會報告失敗。 解決的辦法是在測試前清空FIFO。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2