| 適于底層協(xié)議棧開發(fā)的數(shù)據(jù)采集與仿真系統(tǒng) | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大小：303 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對數(shù)字通信系統(tǒng)中底層協(xié)議棧開發(fā)過程中處理數(shù)據(jù)量大，出現(xiàn)問題不易再現(xiàn)、難于追蹤的問題，設計了一種專門用于底層協(xié)議棧開發(fā)的高速數(shù)據(jù)采集、仿真系統(tǒng)。系統(tǒng)采用USB總線作為高速數(shù)據(jù)通路，使用FPGA進行格式轉(zhuǎn)換及數(shù)據(jù)緩沖。論述了仿真系統(tǒng)的工作原理和系統(tǒng)框架，分析了數(shù)據(jù)轉(zhuǎn)換、解析的流程，給出了系統(tǒng)仿真的一般模式。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2