一種新型的基于FPGA的SMS4密碼算法電路設(shè)計(jì) | |
所屬分類(lèi):參考設(shè)計(jì) | |
上傳者:aet | |
文檔大小:2228 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:提出了一種新型的基于FPGA硬件實(shí)現(xiàn)的SMS4分組密碼算法電路的設(shè)計(jì)。相較于常用的流水線設(shè)計(jì)方法和迭代設(shè)計(jì)方法,此設(shè)計(jì)將流水線和迭代運(yùn)算相結(jié)合,結(jié)合了前者較高處理速度和后者較小實(shí)現(xiàn)面積的優(yōu)點(diǎn),達(dá)到了較好的性能,對(duì)WLAN商用密碼算法的FPGA硬件實(shí)現(xiàn)有參考意義。通過(guò)Quartus II 8.0軟件時(shí)序仿真驗(yàn)證了此設(shè)計(jì)的正確性,并使用以Cyclone II FPGA芯片為核心的DE2開(kāi)發(fā)板驗(yàn)證了此設(shè)計(jì)的可實(shí)現(xiàn)性。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2