| FPGA實(shí)驗(yàn)一、分頻計(jì)數(shù)實(shí)驗(yàn) | |
| 所屬分類：源代碼 | |
| 上傳者：jessicayangh | |
| 文檔大小：128 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：分頻計(jì)數(shù)實(shí)驗(yàn)是verilog入門最基礎(chǔ)的實(shí)驗(yàn)。在實(shí)驗(yàn)中，把分頻輸出的信號(hào)clk_div和蜂鳴器連接在一起，大家可以真真感受到什么是分頻了。下面的程序里，用了20bit的計(jì)數(shù)器cnt，循環(huán)的計(jì)數(shù)，所以說(shuō)一個(gè)周期有2的20次冪也即大約有1M分頻，因?yàn)橹鲿r(shí)鐘50MHz（周期就是20ns），所以20ms一個(gè)計(jì)數(shù)周期。蜂鳴器就以20ms的周期性發(fā)聲，大家可以改變cnt的值看看效果。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)設(shè)計(jì)
jessicayangh 的最新分享
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2