| 一種基于FPGA的CNN硬件加速器實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4132 K | |
| 標(biāo)簽： FPGA 行數(shù)據(jù)加載 模塊劃分 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種基于FPGA的通用CNN硬件加速器設(shè)計(jì)方案。針對(duì)計(jì)算量最大的卷積層，采用了輸入通道并行、核內(nèi)并行、輸出通道并行三種加速方式，根據(jù)FPGA的片上資源，合理地設(shè)置相應(yīng)并行度。在數(shù)據(jù)加載方面，采用相鄰數(shù)據(jù)位寬合并傳輸，有效提高了加速器的實(shí)際傳輸帶寬。基于行的數(shù)據(jù)流加載思想，設(shè)計(jì)了輸入緩存模塊。該緩存模塊只需緩存兩行數(shù)據(jù)即可開(kāi)始卷積運(yùn)算，有效地提前卷積運(yùn)算的開(kāi)始時(shí)間。在數(shù)據(jù)輸入、數(shù)據(jù)運(yùn)算、數(shù)據(jù)輸出模塊之間，利用流水線循環(huán)優(yōu)化方式，極大地提高了硬件的計(jì)算性能。最后將該加速器應(yīng)用于VGG16和Darknet-19網(wǎng)絡(luò)，實(shí)驗(yàn)表明，計(jì)算性能分別達(dá)到34.30 GOPS和33.68 GOPS，DSP計(jì)算效率分別高達(dá)79.45%和78.01%。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速I(mǎi)PSec安全設(shè)備設(shè)計(jì)與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2