| 自適應跨平臺PSS中間件架構及開發 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>3828 K | |
| 標簽： 芯片 PSS 中間件 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：芯片工藝、規模不斷在提升，所包含的功能越來越復雜。多核、多線程中央處理器（Central Processing Unit，CPU），多維度片上網絡（Network on Chip，NoC），高速、高密度接口，各類外設等IP（Intellectual Property）集成在芯片上系統（System on Chip，SoC），使芯片開發階段的仿真驗證場景極其復雜，對芯片特別是SoC開發和驗證完備性帶來巨大挑戰。當前在芯片開發領域，便攜式測試和激勵標準（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）驗證方法學基礎上進一步解決隨機化和跨平臺的復雜組合場景定義和代碼生成難題。但目前的PSS標準有一定局限，例如還不支持匯編語言，也無法自適應地調用不同型號、不同平臺的驗證IP（Verification IP，VIP）等，影響在芯片驗證中全面部署PSS。提出一種新的驗證平臺（Verification Platform）架構，即在PSS場景模型和測試臺（Testbench，TB）層之間實現一層中間件（Midware），支持自動生成匯編語言測試代碼以及自適應地調用VIP和AVIP（Accelerated VIP）等，以充分發揮PSS高層場景建模的優勢，實現芯片驗證靈活、高效和完備性的統一。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2