| 電源完整性設(shè)計(jì)詳解 | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 標(biāo)簽： 電源完整性 實(shí)際電容 阻抗 | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 1 為什么要重視電源噪聲問題？ 2 電源系統(tǒng)噪聲余量分析; 3 電源噪聲是如何產(chǎn)生的？ 4 電容退耦的兩種解釋; 4.1 從儲(chǔ)能的角度來說明電容退耦原理; 4.2 從阻抗的角度來理解退耦原理; 5 實(shí)際電容的特性; 6 電容的安裝諧振頻率; 7 局部去耦設(shè)計(jì)方法; 8 電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì) ; 8.1 著名的Target Impedance（目標(biāo)阻抗） ; 8.2 需要多大的電容量 ; 8.3 相同容值電容的并聯(lián) ; 8.4 不同容值電容的并聯(lián)與反諧振（Anti-Resonance） ; 8.5 ESR 對(duì)反諧振（Anti-Resonance）的影響 ; 8.6 怎樣合理選擇電容組合 ; 8.7 電容的去耦半徑; 8.8 電容的安裝方法 ; 9 結(jié)束語。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2