頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 入門：FPGA的電源要求是什么？ ROHM擁有各種各樣的DC/DC轉換器IC，其中包括適合用于FPGA電源的產品陣容。這里列舉的8種機型，可滿足FPGA需要的電源規格，也提供參考設計。我們就該FPGA用降壓型DC/DC轉換器系列的性能以及特征采訪了ROHM的應用工程師柴戸孝信（Shibako Takanobu）先生。 發表于：2/19/2023 入門：你必須知道的FPGA硬件屬性 如果我們進一步放大，我們可以看到，每個可編程模塊都包含有許多數字功能。在這個例子中，我們可以見到一個三輸入的查找表（LUT）、一個復用器和一個觸發器，但重要的是我們要認識到，這些功能的數量和類型對不同系列的 FPGA 來說是會變化的。 發表于：2/19/2023 教程：Xilinx FPGA電源設計與注意事項 隨著半導體和芯片技術的飛速發展，現在的FPGA集成了越來越多的可配置邏輯資源、各種各樣的外部總線接口以及豐富的內部RAM資源，使其在國防、醫療、消費電子等領域得到了越來越廣泛的應用。當采用FPGA進行設計電路時，大多數FPGA對上電的電源排序和上電時間是有要求的，所以電源排序是需要考慮的一個重要的方面。通常情況下，FPGA供應商都規定了電源排序、上電時間的要求。因為一個FPGA所需要的電源軌數量會從3個到10個以上不等。通過遵循推薦的電源序列，可以避免在啟動期間吸取過大的電流，同時又可以防止器件受損壞。對一個FPGA的最小電路中的電源進行排序有多種方法。本文中主要以MP5650為例，來敘述把PGOOD引腳級聯至使能引腳來實現排序。 發表于：1/29/2023 基于 FPGA 的目標檢測網絡加速電路設計 目前主流的目標檢測算法都是用CNN來提取數據特征，而CNN的計算復雜度比傳統算 法高出很多。同時隨著CNN不斷提高的精度，其網絡深度與參數的數量也在飛快地增長， 其所需要的計算資源和內存資源也在不斷增加。目前通用CPU已經無法滿足CNN的計算需 求，如今主要研究大多通過專用集成電路（ASIC），圖形處理器（GPU）或者現場可編程門 陣列（FPGA）來構建硬件加速電路，來提升計算CNN的性能。 發表于：1/29/2023 基于改進蟻群算法的機器人路徑規劃方法 根據傳統蟻群算法在機器人的路線規劃中具有收斂速度慢、容易陷入局部最優解的缺陷，提供了一個經過改進的蟻群算法。使用柵格法建立路徑矩陣，建立一種轉角啟發函數，增加選擇指定路徑的概率，提高算法的搜索速度；將A*算法與改進蟻群算法結合，提出一種改進的距離啟發函數，避免了陷入局部最優解；并提出一種可根據迭代次數而改變的信息素揮發因子，增強了全域搜尋能力。根據相關數據分析，與Ant Colony Algorithm with Multiple Inspired Factor（ACAM）算法相比，改進的蟻群算法對于解決算法收斂速度慢、防止進入局部最優解等方面效果更好。 發表于：1/13/2023 基于能量均衡高效的LEACH改進算法 LEACH路由協議是無線傳感器網絡一個經典的分簇路由方法，但在限能嚴重的無線網絡中，節點功耗高、生存時間短等問題嚴重影響網絡性能，為此提出了改進的基于能量均衡高效的LEACH-X協議。通過加入最優簇首數，提出修正的剩余能量因子，考慮節點的剩余能量、周期內當選過簇首的次數以及密度因子，并對部署區域分區，針對區域調整距離因子增益參數的權重來修正簇首選舉閾值函數；接著進行二次競爭并最終選舉簇首，從而減小節點能耗，使WSN存活時間得到一定的延長。仿真結果表明，與傳統LEACH協議進行對比，LEACH-X協議降低了網絡能耗，延長了網絡生存時間。 發表于：1/13/2023 自適應跨平臺PSS中間件架構及開發 芯片工藝、規模不斷在提升，所包含的功能越來越復雜。多核、多線程中央處理器（Central Processing Unit，CPU），多維度片上網絡（Network on Chip，NoC），高速、高密度接口，各類外設等IP（Intellectual Property）集成在芯片上系統（System on Chip，SoC），使芯片開發階段的仿真驗證場景極其復雜，對芯片特別是SoC開發和驗證完備性帶來巨大挑戰。當前在芯片開發領域，便攜式測試和激勵標準（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）驗證方法學基礎上進一步解決隨機化和跨平臺的復雜組合場景定義和代碼生成難題。 發表于：1/13/2023 入門：FPGA設計硬件語言Verilog中的參數化 FPGA 設計的硬件語言Verilog中的參數化有兩種關鍵詞：define 和 paramerter,參數化的主要目的是代碼易維護、易移植和可讀性好。 發表于：12/31/2022 入門：FPGA芯片結構介紹及工作原理解析 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發展的產物。它是作為ASIC領域中的一種半定制電路而出現的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。 發表于：12/31/2022 教程：FPGA PCIE調試及DSP代碼的講解 本人調試是將DSP作為RC端，FPGA作為EP端，且下文是對DSP代碼的講解。本人調試參考代碼是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手冊為TI公司C6678的pcie技術手冊，全名為 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。 發表于：12/31/2022 ?…45678910111213…?
