頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于GAL器件的步進電機控制器的研究與設計 設計應用,站點首頁,技術,EDA及可編程 發表于：9/9/2008 FPGA設計中關鍵問題的研究 設計應用,站點首頁,技術,EDA及可編程 發表于：9/9/2008 基于802.11b無線網卡和EPXA1開發板的無線MAC開發平臺 設計應用,站點首頁,技術,網絡與通信,EDA及可編程 發表于：9/9/2008 基于Verilog HDL的CMOS圖像敏感器驅動電路設計 介紹一種用于衛星姿態測量的CMOS圖像敏感器——STAR250的時序驅動信號,并使用Verilog HDL語言設計驅動時序電路。經布線、仿真、測試后驗證了驅動信號的正確性。 發表于：9/8/2008 一種高速漢明距發生器的實現與應用 芯片及解決方案,站點首頁,芯片,EDA及可編程 發表于：9/8/2008 基于FPGA的多通道高速實時信號處理系統設計 在高速實時信號處理系統中常采用FPGA+DSP的架構，根據各自的優點，FPGA主要做前端信號處理和系統控制。本文結合具體工程項目，分析設計如何將中頻正交采樣（DDC）在FPGA中實現 ，FPGA如何與TS201實現高速鏈路口通信，以及多路信號并行實時處理在FPGA中的實現。 發表于：9/8/2008 輔助GPS接收機設計的系統級平臺 提出GPS接收機集成設計與仿真平臺的研制思想,進行GPS系統的建模、仿真和接收機設計驗證的技術手段、開發模式及仿真設計流程,建立以數字中頻信號為參考點的信號模型,并給出整體設計方案。 發表于：9/8/2008 基于最大類間方差法的圖像分割系統的設計與實現 在現代戰爭中，快速而有效的對攻擊目標進行識別和跟蹤對獲取戰爭主動權起著很重要的作用，而要達到這個目的，就需要從目標圖像中準確的分割出目標。在圖像分割中，閾值的選取至關重要。最大類間方差法是一種常用而有效的圖像分割算法，并已在許多實時場合中采用。為滿足高速場合的要求，本文采用Altera公司的Cyclone II 系列的FPGA實現類間方差的計算。實驗結果表明，本設計能夠實時穩定的對目標分割提取，分割效果良好。 發表于：9/8/2008 基于CPLD的線陣CCD數據采集系統的開發 設計應用,站點首頁,技術,EDA及可編程,數據采集,機器視覺 發表于：9/5/2008 ADI公司推出首款完全隔離的單芯片表面貼裝RS-232 收發器，適合惡劣的工業環境 新器件,站點首頁,芯片,網絡與通信,模擬技術,EDA及可編程 發表于：9/5/2008 ?…561562563564565566567568569570…?
