頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 在NIOS-II系統中A/D數據采集接口的設計與實現 在FPGA系統中，實現對外部A/D數據采集電路的控制接口邏輯，由于其邏輯功能不是很復雜，因此可采用自定義的方式。采用這種方法進行設計有兩種途徑。①從軟件上去實現。這種方案將NIOS處理器作為一個主控制器，通過編寫程序來控制數據轉換電路。由于NIOS處理器的工作頻率相對于外部設備來說要高出許多，故此種方法會造成CPU資源極大的浪費；②用FPGA 的邏輯資源來實現A/D采集電路的控制邏輯。FPGA有著豐富的邏輯資源和接口資源，在其中實現并行的數據采集很少會受到硬件資源的限制，在功能上，設計的接口控制邏輯相當于一個主控制器，它是針對具體的外部電路而實現的，容易滿足要求、又能節約資源，提高系統性能。因此，采用硬件邏輯去實現控制將是一種較好的方式。 發表于：2/6/2012 基于NiosII的HDLC協議控制系統的實現 介紹了基于NiosII軟核的HDLC通信協議的實現方法，并在協議實現的基礎上，完成了對無人值守基站系統的監控與管理?；径说墓δ苡苫贜iosII軟核的SoPC完成，PC機作為監控中心完成對基站的遠程監控與管理。本系統在保證雙方可靠通信的前提下，最終實現PC主控機與基站之間實時、可靠的信息交互與監控管理功能。 發表于：2/6/2012 Cypress CY8CKIT-017 CAN－LIN總線連接解決方案 Cypress公司的CY8CKIT－017CAN/LIN擴展板(EBK)能和CY8CKIT－001PSoC®開發板(DVK),CY8CKIT－030PSoC3開發板(DVK)配合使用,評估PSoC3和PSoC5器件的CAN通信能力.本文介紹了PSoC5器件CY8C52主要特性,方框圖,CY8CKIT－017CAN/LIN擴展板(EBK)特性,電路圖和材料清單. 發表于：2/5/2012 基于MATLAB的皮膚聽聲器系統的研究 為了使皮膚聽聲器能夠辨析語音，設計了基于MATLAB的皮膚聽聲器系統。該系統以MATLAB軟件為平臺，在此基礎上實現了語音信號的錄制、播放、預處理、分段濾波、特征提取等功能，并利用特征參數辨析語音。 發表于：2/5/2012 基于SIMULINK工具的數字式光伏陣列模擬器的設計研究 本文用SIMULINK開發出了一種新的太陽能電池陣列模擬器的仿真模型，并提出了一種基于四折線法來進行光伏電池陣列輸出曲線的分段擬合方法。論證了一種用電流反饋PI控制BUCK電路做成的光伏電池陣列模擬器。 發表于：2/5/2012 基于Simulink的WiMAX-MIMO-OFDM物理層性能仿真 本文使用Simulink工具創建了基于IEEE 802．16e的WiMAX-MIMO-OFDMA物理層仿真模型，并針對快速時變瑞利衰落信道，運用Bessel方程改進了一種適用于Mobile WiMAX的信道估計算法，同時比較了線性插值、高斯插值和三次樣條插值在原有算法和改進算法情況下的誤碼率性能。 發表于：2/5/2012 基于CPLD/DSP的賽車全電防滑剎車控制器設計 剎車控制器是由防滑控制器和電機驅動控制器組成。兩個控制器都是以DSP芯片為核心。防滑控制器主要是以滑移率為控制對象,輸出給定的剎車壓力,以DSP芯片為CPU,外加賽車和機輪速度信號調理電路等。電機驅動控制器主要是調節剎車壓力大小,并且控制電動機電流大小,也是以DSP芯片為CPU,再加外圍電路電動機電流反饋調理電路、過流保護電路、剎車壓力調理電路、四組三相全橋逆變電路等構成電機驅動控制器。 發表于：2/5/2012 基于CPLD的DDS正交信號源的設計 由于傳統的多波形函數信號發生器需采用大量分離元件才能實現，且設計復雜，這里提出一種基于CPLD的多波形函數信號發生器。它采用CPLD作為函數信號發生器的處理器，以單片機和CPLD為核心，輔以必要的模擬和數字電路，構成的基于DDS(直接數字頻率合成)技術、波形穩定、精度較高的多功能函數信號發生器。 發表于：2/4/2012 第十四屆中國國際高新技術成果交易會電子展 中國國際高新技術成果交易會電子展ELEXCON（簡稱：高交會電子展）是中國科技第一展——高交會的重要組成部分，以專業性和國際性成為高交會獨具特色的專業展，同時被譽為中國最熱門的“電子元器件、材料與組裝展”。全面展示電子元器件、電子材料、制造設備、測試認證服務等電子產業基礎產品、技術與方案。同期將推出被動元件、市場大會、大師講堂等熱門主題的系列活動。 發表于：2/3/2012 三款新器件提升了深受歡迎的LatticeECP3?FPGA系列的功耗效率和性能，縮小了封裝尺寸 萊迪思半導體公司（NASDAQ: LSCC）今日宣布，即可獲取增加至非常成功的LatticeECP3?FPGA系列的低功耗、高速和迷你封裝器件。新的增值器件是功耗和空間受限的專業攝像機、監控攝像機、醫療圖像、視頻通信，和小尺寸的有線和無線應用的理想選擇。LatticeECP3低功耗FPGA的功耗比標準的器件平均低30％，比高速FPGA運行快10％。添加的新系列還包括業界最小的具有高速SERDES、DDR3存儲器接口的FPGA。具有SERDES的迷你FPGA比相同邏輯功能的標準LatticeECP3器件的尺寸小66％。 發表于：2/3/2012 ?…313314315316317318319320321322…?
