頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的圖像預處理系統 新一代的FPGA集成了CPU或DSP內核，可以在一片FPGA上進行軟硬件協同設計，為實現SOPC提供了強大的硬件支持。本文介紹的是利用FPGA并行處理和計算能力，以Altera FPGA Stratix EP1S40為系統控制的核心實現的SOPC。 發表于：4/4/2012 基于FPGA的前向糾錯算法 研究數字音頻無線傳輸中的前向糾錯(FEC)算法的設計及實現，對前向糾錯中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現場可編程門陣列(FPGA)和硬件描述語言的解決方案。選用硬件描述語言VerilogHDL，在開發工具QuartusII4．2中完成軟核的綜合、布局布線和匯編，在Modelsim中進行時序仿真驗證，最終下栽到開發板中進行電路驗證及測試。 發表于：4/3/2012 基于FPGA的總線型LVDS通信系統設計 我們用FPGA芯片自行設計BLVDS內核及擴展部分。相比之下，使用FPGA可大幅減少芯片數量，降低成本，提高系統可靠性，同時具有更大的靈活性和向后兼容性。由于目前尚無實用的16位VLVDS收發器芯片問世，本設計也填補了專用芯片（ASIC）的空白。 發表于：4/3/2012 基于FPGA的二值圖像連通域標記快速算法實現 針對高速圖像目標實時識別和跟蹤任務，需要利用系統中有限的硬件資源實現高速、準確的二值圖像連通域標記，提出了一種適合FPGA實現的二值圖像連通域標記快速算法。算法以快捷、有效的方式識別、并記錄區域間復雜的連通關系。與傳統的二值圖像標記算法相比，該算法具有運算簡單性、規則性和可擴展性的特點。利用FPGA實現該算法時，能夠準確有效的識別出圖像中復雜的連通關系，產生正確的標記結果。在100MHz工作時鐘下，處理384×288像素的紅外圖像能夠達到400幀／s以上的標記速度，足夠滿足實時目標識別系統的要求。 發表于：4/3/2012 交換位技術改進FPGA-PWM計數器性能 簡單改變FPGA計數器規格使作為DAC功能PWM計數器的紋波降低。 發表于：4/3/2012 FPGA實現安全可靠的藍牙通信 藍牙技術注定會成為一項通用的低成本無線技術，可適用于一系列范圍廣泛的數據通信應用。但仍有兩個主要方面需要進一步的考慮，即有關藍牙通信中的數據安全性和數據完整性的問題。這兩個方面會限制藍牙技術的適用范圍。在設計無線產品時，通過采用可編程邏輯，可以使藍牙技術同時滿足數據安全性和完整性的要求。 發表于：4/2/2012 基于DSP和FPGA的磁浮列車同步485通信方式 測速定位單元緊鄰懸浮電磁鐵及長定子繞組和鐵心，處于懸浮磁場和牽引磁場中，電磁環境非常復雜，這對其通信設備的電磁兼容性能提出了很高的要求。另外，為滿足牽引控制系統的需求，測速定位信號的精度要求相當高。因此，測速定位信號傳輸的速度、實時性及可靠性都面臨挑戰。基于以上考慮，本文提出了基于DSP和FPGA的磁浮列車同步485通信方式的研究，以解決上述挑戰。 發表于：4/2/2012 SDRAM通用控制器的FPGA模塊化設計 介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。基于FPGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。 發表于：4/2/2012 LatticeECP FPGA系列:AMC評估開發方案 Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強的DSP架構，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術，查找表(LUT)高達149k邏輯單元，支持高達486個用戶I/O，提供高達320個18×18乘法器和各種并行I/O標準，主要用于對成本和功耗敏感的無線基礎設備和有線通信。 發表于：4/2/2012 降低FPGA設計的功耗是一種協調和平衡藝術 采用FPGA進行低功耗設計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統設計、軟件算法、功耗分析工具及個人設計方法都會對產品功耗產生影響。值得注意的是,如果使用不當,有些方法反而會增加功耗,因此必須根據實際情況選擇適當的設計方法。 發表于：4/1/2012 ?…295296297298299300301302303304…?
