頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的RapidIO節點設計和實現 1引言在傳統的嵌入式多處理器系統中，處理器之間的互連是通過分時共享總線來實現的，所有通信爭用總線帶寬，由此就造成處理器越多，每個處理器可用帶寬就越少，從而帶來嚴重的系統信 發表于：7/16/2012 安富利X-fest研討會北京站反響熱烈 打破參會人數記錄 X-fest 2012全球系列研討會北京站于7月10日舉辦，創下了單場活動吸引上千名業內人士參加的新記錄。X-fest是為期一天的全球性培訓活動，由安富利公司(NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing )主辦，深受FPGA、ARM MCU、DSP和嵌入式系統開發人員歡迎。 發表于：7/16/2012 基于FPGA的嵌入式監控系統設計 目前，圖像監控系統大多采用PC和視頻采集卡作為系統主要部分，基于嵌入式技術的圖像監控系統設備在我國還只是起步階段，沒有成熟的產品應用。這一現狀的根本原因就是我國在開發這類產品時，沒有統一的開發標準和共用的開發平臺，而且沒有可靠的功能和性能測試標準，各個企業的開發技術力量分散，極大的影響了該類產品開發的效率和可靠性。 發表于：7/12/2012 ASIC設計中驗證工具選擇 伴隨著工藝技術水平的提高，當前ASIC設計規模和設計復雜度也不斷的提高。合理的選擇驗證工具在ASIC設計過程中起了關鍵作用。下面就結合實際的項目開發，對比驗證工具的特點，幫助大家更好的認識驗證工具。 發表于：7/11/2012 AMBA片上總線在SoC芯片設計中的應用 隨著深亞微米工藝技術日益成熟，集成電路芯片的規模越來越大。數字IC從基于時序驅動的設計方法，發展到基于IP復用的設計方法，并在SoC設計中得到了廣泛應用。在基于IP復用的SoC設計中，片上總線設計是最關鍵的問題。為此，業界出現了很多片上總線標準。 發表于：7/11/2012 基于FPGA的網絡處理技術的性能和靈活性分析 網絡處理是指對在通信和網絡設備中傳送的數據包進行的處理，網絡處理不僅出現在網絡核心，還出現在MAN/LAN中。網絡處理可通過幾類半導體器件實現，因而網絡OEM能根據特定需求選擇適當的器件組合。那么究竟由誰決定需求呢？這些需求是由通信運營商和互聯網業務提供商(ISP)決定的。 發表于：7/11/2012 基于Nios軟核的CT機掃描系統控制器 近年來，可編程邏輯器件的發展，使得SOPC (System On A Programmable Chip，可編程片上系統)成為可能, 即在一塊可編程芯片上實現整個系統。Nios是Altera公司開發的可用于SOPC設計的處理器軟核。 發表于：7/11/2012 基于Petalinux的Socket網絡通信系統設計與實現 介紹了一款針對MicroBlaze軟核處理器特別開發的嵌入式操作系統Petalinux，成功地實現了其在ML402開發板上的移植，并且在該系統上實現了基于TCP/IP協議的套接字接口Socket的網絡通信。 發表于：7/11/2012 Altera推出最新IP內核產品，降低了高性能40GbE/100GbE設計的復雜度 Altera公司(NASDAQ: ALTR)今天宣布，推出40-Gbps以太網(40GbE)和100-Gbps以太網(100GbE)知識產權(IP)內核產品。這些內核能夠高效的構建需要大吞吐量標準以太網連接的系統，包括，芯片至光模塊、芯片至芯片以及背板應用等。介質訪問控制(MAC)和物理編碼子層以及物理介質附加(PCS+PMA)子層IP內核符合IEEE 802.3ba?-2010標準要求，降低用戶在Altera 28-nm Stratix® V FPGA和40-nm Stratix IV FPGA中集成40GbE和100GbE連接的設計復雜度。 發表于：7/11/2012 基于ADV212芯片的視頻壓縮系統應用設計技術 ADV212是一種低價、單片、低功耗、全數字的CMOS超大規模集成電路。它在實現JPEG2000 圖像壓縮必需的高強度計算同時能產生適用于大多數應用的碼流。該芯片的核工作電壓1. 5V， I /O 電壓2. 5V 到3. 3V， 主要包括一個專門的小波變換引擎，3個熵編碼器， 一個片內存儲器， 一個內置精簡指令集( R ISC )處理器。圖像或視頻數據由AD 內部12位像素接口輸入， 采樣結果隔行輸入小波變換引擎，然后采用5 /3或9 /7濾波器將每個圖塊或幀分解為子帶， 得到的小波系數寫入內部存儲器。熵編解碼器將數據編碼為JPEG2000 標準。內部DMA 引擎提供存儲器之間的高帶寬傳輸及各模塊和存儲器之間的高性能傳輸。圖1為ADV212的內部功能圖。 發表于：7/10/2012 ?…270271272273274275276277278279…?
