頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于TSl01型DSP鏈路口的多通道高精度數據采集電路設計 介紹一種基于數字信號處理器(DSP)TSl01鏈路口的多通道高精度數據采集電路的設計方法，詳細闡述利用多個ADS8361型A/D轉換器進行數據采集，并經TSl01鏈路口傳輸數據的FPGA和DSP設計實現，討論如何提高A/D轉換精度的問題。 發表于：11/2/2012 μC/GUI在NiosII上的移植設計研究 為了使便攜式心電監護儀實現友好的人機交互和更加方便的顯示，這里提出一種GUI界面系統設計，就是在基于NiosⅡ處理器的嵌入式平臺上實現μC／GUI的移植，使之實現系統功能。 發表于：11/2/2012 基于電力電子應用平臺DSP通用板的設計 隨著電力電子市場需求與日俱增, 為了縮短電力電子硬件設計的開發時間，本文設計開發了DSP56F803通用板作為各種電力電子應用的硬件開發平臺。 發表于：11/1/2012 VHDL設計的微型打印機控制器技術 設計的微型打印機的控制器已經系統調試，該控制器具有較強的移植性，打印機的輸入數據是系統存儲器數據，稍加改動就可實現實時數據的打印功能，能夠使用在任意一個由FPGA構成的系統中使用，具有良好的應用前景。硬件電路以FPGA為中心，實現存儲器的接口電路設計，以及對打印機的并口接口電路設計。該系統設計采用Flash存儲器，它是一種可擦除、非易失性存儲器，可實現數據的存儲功能，便于數據傳輸。圖4為Flash存儲器的部分電路連接圖。 發表于：11/1/2012 Altera推出Serial RapidIO IP內核，保證下一代通信基礎設施的互操作性 Altera公司 (NASDAQ: ALTR)今天宣布，開始提供新的Serial RapidIO® Gen2 MegaCore®功能知識產權(IP)，滿足全球通信基礎設施系統日益增長的帶寬需求。該IP新解決方案成功實現了所有硬件與最新Integrated Device Technology (IDT®)RapidIO芯片的互操作性，并支持28 nm Altera Stratix® V FPGA，每通路工作速率高達6.25 Gbaud。通過提前驗證互操作性，Altera和IDT支持客戶采用RapidIO減少接口調試時間，而將重點放在系統設計的核心功能上。 發表于：11/1/2012 Altera率先在28 nm FPGA上測試復數高性能浮點數字信號處理設計 Altera公司(NASDAQ: ALTR)今天宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理(DSP)設計。獨立技術分析公司Berkeley設計技術有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。 發表于：10/30/2012 基于FPGA的高精度超聲波測距系統的設計 設計了一種基于FPGA的超聲波測距模塊。在時序和信號處理方面，采用Cyclone II系列EP2C5T144C8芯片，通過設計時序發生器、高速計數、回波識別和可變門檻控制等邏輯電路模塊可快速有序地對信號進行處理。在聲速方面，加入了溫度補償模塊，避免使用固定的聲速值所引入的偏差，從而提高系統精度。該系統具有可靠性高、集成度高和響應速度快等特點，實驗表明，在距障礙物600 mm~3 600 mm時，相對誤差在0.3%以內，測量精度得到很大提高。 發表于：10/29/2012 內嵌8051的USB 2.0設備控制器IP設計 基于USB 2.0協議規范提出了一個USB 2.0設備控制器串行接口引擎SIE的IP核的設計，并內嵌8051軟核作為其微控制器進行SoC設計。所設計的SIE核在FPGA開發板上經過驗證。 發表于：10/29/2012 基于嵌入式Linux的 TFT LCD IP及驅動的設計 基于嵌入式Linux的 TFT LCD IP及驅動的設計,本文設計實現了一個簡單的基于Avalon總線的TFT LCD控制器，能實現640×480，顏色深度為16bit的彩色圖形顯示，可應用于各種TFT LCD，亦可改寫為VGA控制器，有較大的靈活性。 發表于：10/25/2012 賽靈思發布Vivado設計套件2012.3將生產力提升數倍 All Programmable技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Vivado?設計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶提供全新的增強功能，大幅提升生產力，同時，還為加速設計實現提供了全新的參考設計。 發表于：10/25/2012 ?…251252253254255256257258259260…?
