基于分?jǐn)?shù)低階協(xié)方差譜的頻譜感知算法研究及其FPGA實(shí)現(xiàn)

在對非高斯噪聲情況下主用戶頻譜感知問題的理論研究之上，采用α穩(wěn)定分布模型描述認(rèn)知通信系統(tǒng)的非高斯噪聲，給出了一種基于分?jǐn)?shù)低階協(xié)方差的感知方法，并采用分?jǐn)?shù)低階協(xié)方差譜對α穩(wěn)定分布噪聲下的主用戶信號進(jìn)行了譜估計(jì),較好地解決了在非高斯噪聲情況下傳統(tǒng)的功率譜估計(jì)性能失效的問題。在此基礎(chǔ)上針對FPGA的特性，進(jìn)一步優(yōu)化了算法，在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了基于該算法的感知系統(tǒng)。系統(tǒng)利用FPGA產(chǎn)生中心頻率為25 MHz、帶寬為12.5 MHz的QPSK信號和特征指數(shù)為1的α穩(wěn)定分布噪聲作為主用戶信號，設(shè)計(jì)相應(yīng)的數(shù)字信號處理模塊，并在此系統(tǒng)中驗(yàn)證了基于分?jǐn)?shù)低階協(xié)方差的感知方法能夠有效地從α穩(wěn)定分布噪聲中檢測出主信號的存在。該系統(tǒng)運(yùn)行穩(wěn)定，可移植性強(qiáng)，適用于不同的主用戶頻譜檢測方案在此系統(tǒng)上進(jìn)行實(shí)現(xiàn)與驗(yàn)證。

發(fā)表于：3/23/2018

泰克加速EMI/EMC一致性測試

全球領(lǐng)先的測量解決方案提供商——泰克科技公司日前推出EMCVu一種用于EMI/EMC預(yù)一致性測試和問題調(diào)試的新型整體解決方案。在當(dāng)今電子設(shè)計(jì)環(huán)境中，大約有一半的產(chǎn)品會在首次電磁兼容性（EMC）測試中出現(xiàn)問題。EMCVu為工程師提供了一種準(zhǔn)確、方便、經(jīng)濟(jì)的方法，評估其產(chǎn)品設(shè)計(jì)能否第一次就通過EMC一致性測試

發(fā)表于：3/22/2018

聽大神聊FPGA設(shè)計(jì)：豁然開朗

FPGA是可編程芯片，因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。硬件設(shè)計(jì)是基礎(chǔ)，但其方法比較固定，本書將在第4節(jié)對其進(jìn)行詳細(xì)介紹，本節(jié)主要介紹軟件的設(shè)計(jì)方法。

發(fā)表于：3/22/2018

英特爾創(chuàng)建神經(jīng)擬態(tài)研究社區(qū)，推進(jìn)‘LOIHI’測試芯片

近日，在英特爾俄勒岡園區(qū)舉辦的Neuro Inspired Computational Elements （NICE）研討會，匯集了各學(xué)科的研究人員來討論和探索神經(jīng)擬態(tài)計(jì)算等下一代計(jì)算架構(gòu)的發(fā)展。

發(fā)表于：3/21/2018

角逐數(shù)據(jù)中心，賽靈思新CEO亮出殺手锏

3月16日，Victor Peng來到北京，首次以CEO的身份向中國媒體描繪了賽靈思的新愿景與戰(zhàn)略藍(lán)圖，并送上一份見面禮，又一次給大家?guī)碚鸷常?/a>

Xilinx推出革命性的新型自適應(yīng)計(jì)算產(chǎn)品

自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))，近日宣布推出一款超越FPGA功能的突破性新型產(chǎn)品，名為ACAP(Adaptive Compute Acceleration Platform，自適應(yīng)計(jì)算加速平臺)。ACAP 是一個(gè)高度集成的多核異構(gòu)計(jì)算平臺，能根據(jù)各種應(yīng)用與工作負(fù)載的需求從硬件層對其進(jìn)行靈活修改。ACAP 可在工作過程中進(jìn)行動態(tài)調(diào)節(jié)的自適應(yīng)能力，實(shí)現(xiàn)了 CPU 與 GPU 所無法企及的性能與性能功耗比。

發(fā)表于：3/20/2018

Xilinx CEO 描繪公司新愿景與戰(zhàn)略藍(lán)圖

自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)）總裁兼首席執(zhí)行官（CEO）Victor Peng ，今天揭示了公司的未來愿景與戰(zhàn)略藍(lán)圖。Peng 的愿景旨在為賽靈思帶來新發(fā)展、新技術(shù)和新方向，打造“靈活應(yīng)變的智能世界”。在該世界中，賽靈思將超越 FPGA 的局限，推出高度靈活且自適應(yīng)的全新處理器及平臺產(chǎn)品系列，為用戶從端點(diǎn)到邊緣再到云端多種不同技術(shù)的快速創(chuàng)新提供支持。

發(fā)表于：3/20/2018

Xilinx推出革命性的新型靈活應(yīng)變計(jì)算產(chǎn)品

自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)），今天宣布推出一款超越FPGA功能的突破性新型產(chǎn)品，名為ACAP（Adaptive Compute Acceleration Platform，靈活應(yīng)變計(jì)算加速平臺）。ACAP 是一個(gè)高度集成的多核異構(gòu)計(jì)算平臺，能根據(jù)各種應(yīng)用與工作負(fù)載的需求從硬件層對其進(jìn)行靈活修改。ACAP 可在工作過程中進(jìn)行動態(tài)調(diào)節(jié)的靈活應(yīng)變能力，實(shí)現(xiàn)了 CPU 與 GPU 所無法企及的性能與性能功耗比。

發(fā)表于：3/20/2018

基于分段多項(xiàng)式近似的DDFS研究及FPGA實(shí)現(xiàn)

提出一種直接數(shù)字頻率合成器(DDFS)的設(shè)計(jì)方法，采用分段多項(xiàng)式近似的算法模型代替?zhèn)鹘y(tǒng)的查找表方式，實(shí)現(xiàn)相位至余弦幅度的映射。選擇擬合余弦函數(shù)均方誤差最小的兩段四階偶次冪多項(xiàng)式，使在合成信號的無雜散動態(tài)范圍(SFDR)達(dá)到最大(94.98 dBc)。然后基于FPGA實(shí)現(xiàn)了相幅映射為14位輸入位寬結(jié)構(gòu)的DDFS，對實(shí)現(xiàn)該方法定點(diǎn)量化的數(shù)字系統(tǒng)進(jìn)行了分析和優(yōu)化，結(jié)果表明，量化后的DDFS輸出信號幅度的絕對誤差小于2.6×10-4，SFDR約93 dBc，接近理論上的SFDR上界。該研究工作為下一代天基感應(yīng)式磁力儀的高精度在軌定標(biāo)信號源提供一種可能的新方法。

發(fā)表于：3/20/2018

學(xué)界 | 新型循環(huán)神經(jīng)網(wǎng)絡(luò)IndRNN：可構(gòu)建更長更深的RNN（附GitHub實(shí)現(xiàn)）

近日，澳大利亞伍倫貢大學(xué)聯(lián)合電子科技大學(xué)提出一種新型的循環(huán)神經(jīng)網(wǎng)絡(luò) IndRNN，不僅可以解決傳統(tǒng) RNN 所存在的梯度消失和梯度爆炸問題，還學(xué)習(xí)長期依賴關(guān)系；此外，借助 relu 等非飽和激活函數(shù)，訓(xùn)練之后 IndRNN 會變得非常魯棒，并且通過堆疊多層 IndRNN 還可以構(gòu)建比現(xiàn)有 RNN 更深的網(wǎng)絡(luò)。實(shí)驗(yàn)結(jié)果表明，與傳統(tǒng)的 RNN 和 LSTM 相比，使用 IndRNN 可以在各種任務(wù)中取得更好的結(jié)果。同時(shí)本文還給出了 IndRNN 的 TensorFlow 實(shí)現(xiàn)，詳見文中 GitHub 鏈接。

發(fā)表于：3/20/2018