頭條 Microchip宣布對FPGA產品降價30% 5月20日消息，據EEnews europe報道，芯片大廠Microchip已將其 Polarfire FPGA 和片上系統 （SoC） 的價格降大幅低了30%。 最新資訊 恩智浦推出兩款采用臺積公司16納米FinFET技術的處理器，加速汽車處理創新 荷蘭埃因霍溫——2021年6月2日——全球汽車處理市場領導者恩智浦半導體（NXP Semiconductors N.V.，納斯達克代碼：NXPI）攜手臺積公司（TWSE：2330，紐約證券交易所代碼：TSM）今日宣布，將采用臺積公司先進的16納米 FinFET制程技術量產恩智浦S32G2汽車網絡處理器和S32R294雷達處理器。隨著汽車不斷發展為強大的計算平臺，此次量產標志著恩智浦的S32處理器系列邁向了更先進的制程節點。恩智浦對S32系列的持續創新旨在幫助汽車制造商簡化汽車架構，推出面向未來的完全互聯和可配置的汽車。 發表于：6/3/2021 Microchip推出業內首款用于加強FPGA設計保護的工具， 有效防范系統安全面臨的主要威脅 部署在世界各地的任務關鍵型系統和其他高安全性系統正面臨著網絡犯罪分子迅速發展的威脅，他們試圖通過現場可編程門陣列（FPGA）竊取關鍵程序信息（CPI）。Microchip Technology Inc.（美國微芯科技公司）今日宣布推出名為DesignShield（設計安全盾）的開發工具，進一步增強FPGA系列產品的安全性，防止CPI被惡意提取。 發表于：6/3/2021 吉利汽車與芯聚能半導體等成立合資公司 布局車規級功率半導體領域 5月21日消息 從官方獲悉，吉利汽車持續加碼布局半導體，于5月17日與芯聚能半導體、吉利汽車旗下威睿等合資成立廣東芯粵能半導體有限公司，注冊資本4億元，二者分別持股40%。今年年初，吉利汽車就對芯聚能半導體進行了投資，本次合資成立的芯粵能將主要布局車規級功率半導體產品，與芯聚能半導體產業鏈上下形成聯動。 發表于：6/3/2021 厚積薄發，研華Arm-Based業務的15年耕耘路 “從2018年以來,研華Arm-Based業務收入增長率均在50-80%以上。預計2021年,研華Arm-Based業務收入相比2018年將增長5倍!”研華IoT嵌入式平臺事業群產品經理林思源信心滿滿地說。 發表于：6/3/2021 凌華科技推出首款搭載NVIDIA Quadro P1000圖形處理功能的PC/104模塊 全球領先的邊緣計算解決方案提供商—凌華科技推出業界領先的解決方案，CM5-P1000模塊，進一步擴展了凌華科技面向任務關鍵型AI應用的高級解決方案。該模塊的配置為PCIe/104 Type 1（尺寸為116mm x 96mm），適用于航空航天和國防領域對尺寸、重量和功耗（SWaP）有嚴格限制的應用。作為NVIDIA Elite Partner，凌華科技能夠充分利用NVIDIA的高級處理技術和強大技術支持。 發表于：6/1/2021 Microchip嵌入式控制工程師在線培訓課程“Microchip University”現已開放注冊 Microchip Technology Inc.（美國微芯科技公司）今日宣布已開放注冊面向工程師的在線課程，涵蓋從C語言編程和密碼學等內容在內的各種嵌入式設計主題，幫助他們更有效地使用Microchip相關產品。Microchip University在線培訓課程提供了實現各種系統的最佳實踐，如物聯網（IoT）、藍牙®、通用串行總線（USB）和控制器區域網（CAN）等通信協議，以及自舉程序和使用現場可編程門陣列（FPGA）的高速數據分析。 發表于：6/1/2021 亞穩態詳解 在同步系統中，數據始終相對于時鐘具有固定的關系 當該關系滿足設備的建立和保持要求時，輸出將在其指定的傳播延遲時間內進入有效狀態。在同步系統中，輸入信號始終滿足觸發器的時序要求。因此，不會發生亞穩性。但是，在異步系統中，數據和時鐘之間的關系不是固定的。因此，會偶爾發生違反建立時間和保持時序的情況。發生這種建立和保持時序的情況時，輸出可能會到達其兩個有效狀態(0和1)之間的中間水平，不穩定的狀態(0和1之外的狀態即亞穩態)保持的時間也是不確定的，直到自己進入穩態。 發表于：5/30/2021 直降35%！5G模組價格下探至500元以內，將給業界帶來怎樣的沖擊？ 近日，中國聯通聯合多家廠商發布了業界首個低成本5G模組——雁飛5G模組，該模組的最大亮點之一是含稅價僅為499元，在5G模組成本居高不下的背景下，這一消息在業界引起熱議。低成本的5G模組將為下游終端廠商、方案商和行業用戶提供低成本的連接方案，促進行業應用的繁榮，因此模組價格指標也是應用成熟的一個重要體現。 發表于：5/29/2021 FPGA 的 DCM時鐘管理單元概述 有些FPGA學習者，看Xilinx的Datasheet會注意到Xilinx的FPGA沒有PLL，其實DCM就是時鐘管理單元。 發表于：5/29/2021 系統級封裝SiP整合設計的優勢與挑戰 應對系統級封裝SiP高速發展期，環旭電子先進制程研發中心暨微小化模塊事業處副總經理趙健先生在系統級封裝大會SiP Conference 2021上海站上，分享系統級封裝SiP技術優勢、核心競爭力及整合設計與制程上的挑戰，獲得熱列回響。 發表于：5/27/2021 ?…71727374757677787980…?
