4G基礎(chǔ)設(shè)施打破傳統(tǒng)架構(gòu)
如今，運(yùn)營商已開始謀劃向4G網(wǎng)絡(luò)遷移，來解決數(shù)據(jù)擁塞以及服務(wù)質(zhì)量下降的問題。而4G面臨的首要問題可能就是架構(gòu)問題，它要突破現(xiàn)有無線通信基礎(chǔ)架構(gòu)拓?fù)渌龅降钠款i。
現(xiàn)階段無線通信基礎(chǔ)架構(gòu)采用傳統(tǒng)或更大的宏蜂窩架構(gòu)，但這種架構(gòu)已被證實(shí)無法滿足持續(xù)增長的數(shù)據(jù)需求，因?yàn)楹昊炯軜?gòu)的頻譜利用率隨著用戶數(shù)的增長而逐步降低，難以徹底解決室內(nèi)網(wǎng)絡(luò)覆蓋問題。而且，功率和輻射量監(jiān)管也限制了傳統(tǒng)宏蜂窩網(wǎng)絡(luò)的發(fā)展空間。因此，更多的運(yùn)營商開始傾向于異構(gòu)分層的方式，即微蜂窩集群的方式，這一方式可以以更低的成本解決宏蜂窩遇到的難題。
例如，日本地區(qū)iPhone的運(yùn)營商軟銀就通過免費(fèi)發(fā)放100萬個毫微微基站來解決網(wǎng)絡(luò)擁塞和服務(wù)質(zhì)量下降這些令人頭痛的問題。而這些毫微微基站每個的成本是150美元。預(yù)計(jì)未來兩年以內(nèi)，毫微微基站的單元數(shù)可以達(dá)到2000萬到5000萬。可以看出，毫微微基站市場的增速是非常快的。
傳統(tǒng)PHY層芯片方案難以為繼
由于4G要滿足用戶大數(shù)據(jù)量處理需求，因此微基站、微微基站和毫微微基站的數(shù)量將大幅度增長。在每個基站中，最核心的部分是一個物理層(PHY)引擎，負(fù)責(zé)數(shù)字基帶處理。從2G到4G，PHY層的架構(gòu)幾經(jīng)改變。
在2G語音時代，由于數(shù)據(jù)處理量有限，當(dāng)時PHY層采用ASIC或FPGA就可以完成數(shù)字基帶的處理任務(wù)。在2.5G時代，有少量無線數(shù)據(jù)需求，PHY層采用“FPGA+單核DSP”共同完成數(shù)字基帶的處理任務(wù)。在3G時代，由于PHY層對處理性能的提高，采用了“大型FPGA+多核DSP”。而在3.5G和未來4G時代，將采用“超大型FPGA+標(biāo)準(zhǔn)多核DSP陣列”；由于4G需要高帶寬，一般需要30個到40個DSP，但性能仍然不夠，還需要FPGA來加速。這種方案的成本、功耗和可擴(kuò)展性都已經(jīng)面臨巨大挑戰(zhàn)。
在這一市場上，目前德州儀器和飛思卡爾是主要的供應(yīng)商。其中，TI占據(jù)80%的市場份額，飛思卡爾占據(jù)剩余的20%。但隨著PHY層方案的重新規(guī)劃，預(yù)計(jì)會有更多芯片廠商介入，提出更多的概念、方法來降低成本。而大多數(shù)廠商都希望簡化PHY層方案，而發(fā)展的方向都是集成度較高的SoC方案。
多廠商瞄準(zhǔn)4G PHY層芯片
德州儀器和飛思卡爾都意識到，目前DSP架構(gòu)已經(jīng)走到盡頭，正在重新設(shè)計(jì)DSP架構(gòu)以打破僵局。
例如，德州儀器研發(fā)了新的多內(nèi)核架構(gòu)KeyStone，該架構(gòu)最大的改善是帶寬加寬了，具有多層處理單元。同時，德州儀器基于該新架構(gòu)推出了TCI 6616芯片，這是德州儀器支持基站應(yīng)用的第五代芯片。它的性能比現(xiàn)有德州儀器的芯片高出兩倍以上，定義了軟件無線電物理層標(biāo)準(zhǔn)，增加了很多協(xié)處理器，支持Turbo編碼、Turbo解碼、干擾消除、下載、FTT/DFT等，可同時支持網(wǎng)絡(luò)處理，不需要FPGA，也不需要ASIC，實(shí)現(xiàn)從L1、L2到L3的全線處理。目前TCI6616已經(jīng)提供樣片，明年第一季度量產(chǎn)，中國設(shè)備制造商正在評估。
而這僅僅是德州儀器的一個“趟路”性質(zhì)的產(chǎn)品。“我們目前有很大一部分力量在看微蜂窩、微微蜂窩和毫微微蜂窩。”德州儀器DSP產(chǎn)品業(yè)務(wù)拓展經(jīng)理丁剛說，“我們專門針對這個市場進(jìn)行細(xì)分，把產(chǎn)品慢慢細(xì)分。”
據(jù)丁剛介紹，德州儀器目前是幾顆芯片打天下，客戶根據(jù)需求來進(jìn)行配置。例如，客戶做微蜂窩，一般需要兩張卡，客戶就根據(jù)性能要求來配置DSP芯片。但從TCI 6616以后，德州儀器會按細(xì)分市場有針對性地提供芯片。到那時候，微蜂窩要求處理能力越來越高，德州儀器的下一代發(fā)展方向就是芯片速度再翻倍，使微蜂窩中更多地采用SoC，甚至在芯片上集成模擬的部分。明年中期，將針對宏基站推出集成度更高的產(chǎn)品。
DSP IP供應(yīng)商CEVA最近針對4G無線基礎(chǔ)設(shè)施市場推出了XC323 DSP內(nèi)核。該內(nèi)核采用了矢量處理器，性能比德州儀器等現(xiàn)有基站側(cè)VLIW DSP提升多達(dá)4倍，可以減少所需的處理器和硬件加速器數(shù)量，從而降低總體BOM成本。
“由于DSP內(nèi)核性能的提高，使單芯片基站或單芯片毫微基站或單芯片毫微微基站成為可能。”CEVA市場營銷副總裁Eran Briman說，“未來基站板級的成本可以從傳統(tǒng)方式的1000美元降低到200美元。”據(jù)悉，XC323 DSP內(nèi)核包括8路VLIW、512位SIMD操作、每周期32次MAC乘法運(yùn)算。
在這些新的產(chǎn)品中，廠商都采用了軟件無線電技術(shù)，來實(shí)現(xiàn)單一DSP上支持既有和未來的通信標(biāo)準(zhǔn)。
FPGA廠商也對未來的無線架構(gòu)提出自己的構(gòu)想。賽靈思提出了基于扇區(qū)的新PHY層架構(gòu)。“真正的探討在于什么樣的器件是最適合實(shí)現(xiàn)基于扇區(qū)的方法。”賽靈思無線通信事業(yè)部總監(jiān)Manuel Uhm說，“這些候選器件包括FPGA、來自于飛思卡爾或者德州儀器的DSP、ASSP以及一些被定義為SoC廠商的新晉公司，例如敏迅。每一個選擇都有自己的長處和劣勢，沒有哪一個是完美的。所以，這取決于架構(gòu)提供商來決定他們愿意犧牲哪一種性能來開發(fā)自己的系統(tǒng)。”
Manuel Uhm同時表示，雖然像飛思卡爾的8156、TI的6487以及敏迅的SoC Transcede都集成了turbo解碼，這種方法或許可以采用一時，但是會產(chǎn)生吞吐量不夠以及未來不能升級等問題。
當(dāng)然上述每種器件都有一些劣勢，例如德州儀器的DSP在數(shù)據(jù)吞吐能力上仍然不夠，基于CEVA做SoC對芯片開發(fā)商提出了較高的技術(shù)能力要求，而對于FPGA廠商，如何降低成本也是關(guān)鍵點(diǎn)。