電視觀測跟蹤系統以其分辨率高、圖像可見、抗干擾性能強、成本低等優點，在武器系統中獲得廣泛的應用^[1]。但是由于關鍵的技術難點沒有突破，導致其應用比較單一，主要是在一些簡單背景的跟蹤環境下使用，如海面、天空等。而且一般都是艦載或機載，很少裝備在裝甲戰車上。這主要是由于以下幾個原因：
　　·裝甲車的工作環境比較惡劣，對系統的穩定性和抗干擾能力要求很高；
　　·車載圖像跟蹤系統的目標多樣化，即要能跟蹤地面目標，又要能跟蹤空中目標；
　　·裝甲車的作戰環境多樣化，包括叢林、沙漠、山區等。
　　結合圖像跟蹤系統的發展趨勢，針對國內外圖像跟蹤系統的差距和車載系統的特點，在分析裝甲車車載圖像跟蹤系統的任務和應用環境的基礎上，設計了以TMS320C6202數字信號處理器為核心并結合PC104嵌入式計算機系統的雙處理器并行處理硬件平臺。經實際系統測試表明，該硬件平臺能滿足圖像跟蹤系統對實時性、可擴展性、穩定性的要求，為裝甲戰車的數字化改造提供了可靠的保障。
1 系統功能分析
　　本文設計的智能車載圖像跟蹤系統以DSP作為核心處理器，系統構成如圖1所示。它首先利用欠采樣技術進行全視場搜索以發現目標或人為指定目標，系統接收到跟蹤指令和目標某一點的坐標參數(x0,y0)后，自適應地在目標指定位置附近開處理窗；然后利用給出的各種算法對處理窗內的圖像數據" title="圖像數據">圖像數據進行處理，計算出目標準確的位置參數。在后續幀的處理中，處理窗的位置由上一幀求得的目標位置確定，逐幀處理就可以完成對目標的跟蹤任務。這樣，系統既能快速進行全視場的搜索，又能減小計算量，提高速度。
　　為實現上述基本功能，可將系統功能劃分為幾個基本功能模塊，如圖2所示。

　　(1)視頻處理模/數轉換模塊(F1)。它包括視頻信號的預處理、A/D轉換，即把輸入的信號轉換成系統能夠處理的數字圖像數據。
　　(2)數據存儲模塊(F2)。將A/D轉換出來的數字圖像數據按照一定的組織形式放在確定的存儲區域。
　　(3)數字圖像處理模塊(F3)。運用相關的數字圖像處理算法實現目標的識別與跟蹤，該模塊是圖像跟蹤系統的核心。
　　(4)主機模塊(F4)。PC104嵌入式計算機在系統中的作用是負責協調各個模塊的工作：顯示圖像及跟蹤結果、執行DSP程序加載控制。
　　(5)外圍接口模塊(F5)。與系統其它設備進行通信，包括接收用戶輸入、伺服機構控制等。

2 系統硬件設計
　　下面詳細介紹系統硬件的總體方案及關鍵部分的設計。
2.1 硬件結構框圖
　　這里提出了一個以TI公司的TMS320C6202高速DSP為核心并配以嵌入式PC104計算機系統的雙CPU主從式實時跟蹤系統，其硬件結構如圖3所示。

　　結合圖2和圖3可以看出：功能模塊F1由硬件單元FS1完成；功能模塊F2由硬件單元FS2完成；功能模塊F3由硬件單元FS3完成；功能模塊F4由硬件單元FS4和FS5完成；功能模塊F5由硬件單元FS5完成；硬件單元FS6完成系統的總線仲裁和邏輯控制功能。
　　視頻A/D轉換芯片選取的是PHLIPS公司的SAA7111A，這是一款增強型的視頻輸入處理器，包含兩個通道的模擬預處理電路^[2]。系統的總線仲裁和邏輯控制電路采用Xilinx公司的大規模FPGA——XCV50E實現。通過一片大容量的FPGA實現對所有器件如輸入緩沖FIFO、SRAM、DSP、FLASH編程、PCI接口電路等的邏輯控制。利用FPGA芯片的在系統內可編程(ISP)性能，可以使系統硬件的調試變得非常方便。
2.2 總線仲裁與邏輯控制設計
　　以DSP+PLD方式設計的電子系統充分發揮了DSP在數字信號處理方面的優勢和可編程器件在控制邏輯方面的靈活性。
2.2.1 系統總線仲裁方案
　　系統中的數據交換是由總線來完成的，因此總線的管理是一個極為重要的問題。只有恰當地把總線分配給相應的總線使用設備，系統才能穩定高效地工作。特別是在一條總線上掛接多個設備，并且它們都需要占用總線(即它們都能成為這條總線的主設備)的時候，就產生了總線的競爭問題。這時候可以通過總線仲裁來解決總線的競爭問題。通過總線仲裁，可以實現多個設備以分時共享的方式占用一條總線。在總線的仲裁方案中，常常會指定一個總線的缺省占有設備。總線的缺省占有設備是指缺省狀態的總線占有者，其它設備需要使用總線的時候，可以通過總線仲裁器向該設備申請總線的使用權，使用完以后再把總線釋放出來。
　　圖4是TMS320C6202的EMIF總線掛接的外設的示意圖。從圖中可以看出，EMIF接口總線上掛接了以下幾個設備：DSP、SRAM、FLASH、邏輯控制電路，其中DSP和邏輯控制電路可以成為EMIF接口總線的主設備。DSP復位后，默認的狀態是總線的從設備，當它需要成為總線的主設備的時侯，就得向外部總線仲裁器(FPGA)申請總線。主計算機需要讀取圖像數據時，先給FPGA發送請求，然后FPGA收回EMIF的總線控制權，PCI9054通過FPGA讀取SRAM中的圖像數據。圖5是系統進入正常跟蹤狀態時EMIF總線的占用時序圖。

　　每一場圖像處理的時序相同，其中：
　　·FPGA從FIFO中讀取圖像數據，并存儲在SRAM中的時序為：周期T1=4.2ms，總線占用時間T2=0.3ms；
　　·DSP讀取處理窗中的圖像數據的時序為：距離下一場圖像開始時間T3=7.95ms，總線占用時間T4=0.16ms；
　　·主機讀取圖像數據的時序為：周期T5=20ms，總線占用時間T6=2.3ms。
　　TMS320C6202的擴展總線上掛接的設備除了DSP外，還有PCI9054和邏輯控制電路。TMC320C6202的擴展總線的連接情況請參照圖6。TMS320C6202內部的擴展總線仲裁器被禁用。擴展總線的缺省占用設備是邏輯控制電路。PCI9054要占用擴展總線就必須向邏輯控制電路申請總線占用權。

2.2.2 系統邏輯控制設計
　　FPGA在系統啟動時根據主機發送的命令對系統進行自檢，其中有對A/D轉換器、FIFO等器件的復位操作；在系統進入正常工作狀態時，它還需要控制FALSH和SRAM的讀寫，并且通過設置寄存器，讓DSP和主機了解FIFO、SRAM、FLASH所處的狀態，并使FPGA按要求將每幀圖像數據存放在SRAM內的指定位置。
　　當FIFO處于半滿狀態時，控制邏輯電路收回EMIF接口總線的占用權。獲得總線占用權后，開始讀取FIFO中的數據，直到FIFO被讀空以后才釋放EMIF總線。在系統中，FIFO中的圖像數據是按8位存儲的，SRAM中的圖像數據是按32位來組織的，所以控制邏輯電路要把從FIFO中讀出的8位圖像數據裝配成32位數據后再寫到SRAM中。
2.3 DSP程序智能加載設計
　　TMS320C6202有兩種存儲器映射方式：MAP0和MAP1。通過擴展總線的XD[4:0]利用上拉/下拉電阻進行復位時的芯片啟動模式設置。系統中將存儲器映射方式設置為1，即地址0處的存儲器在內部，芯片自加載方式為8bit ROM方式^[3]。圖7給出的是系統中設計的以一片FLASH(AT49LV8192)作為程序存儲器與DSP的連接圖。AT49LV8192的存儲空間為1MByte。

　　由于FPGA和DSP對FLASH的操作共享，因此要實現對FALSH的編程操作必須要通過這兩個設備。如果采用DSP進行編程，則需要先給DSP加載一個燒寫FALSH的程序，并且需要將燒寫的程序存儲在數據區內，這種方法復雜而且不容易實現。本系統采用的方法是：由主機通過FPGA對FLASH進行編程。首先主機通知FPGA將要進行編程，由FPGA收回EMIF總線，并告知主機；接著主機將編程數據寫給FPGA，并由它負責對FLASH執行寫操作。
　　在系統的運行過程中，系統可以根據作戰環境地不同以及操作指令的不同，自適應地對DSP加載不同的程序，從而實現DSP程序動態加載設計，并增加系統的靈活性和智能化程度。其工作流程如圖8所示。

　　即系統在啟動的時候，由主控計算機對當前所處環境的圖像進行特征提取，并加以分析、判斷，根據判斷結果從主控計算機的DSP程序算法庫中選出適合當前環境特點的算法程序，來給圖像處理板上的FLASH芯片進行編程，編程完畢后啟動DSP的BOOTLOADER，將FLASH中的程序加載進來。這樣就實現了DSP程序的自適應加載功能。
2.4 視頻數據流分析
　　車載跟蹤系統的視頻數據處理流程如圖9所示。由該圖可以分析出視頻數據的轉移流程：
　　(1)模擬視頻信號從攝像機進入視頻接口模塊，由視頻接口電路采集、處理原始視頻信號，得到統一的數字視頻數據和視頻同步信號。
　　(2)數字視頻數據從視頻接口模塊進入輸入緩沖FIFO，當FIFO到達半滿狀態時，由邏輯控制電路發出讀取FIFO數據的請求。邏輯控制電路收回EMIF接口總線的占用權后，由邏輯控制電路讀取FIFO中的數據，寫入到SRAM中。在這個過程中，邏輯控制電路還要把四個8位的圖像數據裝配成32位的圖像數據。
　　(3)當邏輯控制電路向SRAM寫完一幀圖像數據時，首先判斷DSP程序是否啟動，如果未啟動，則給PCI9054發出中斷，請求PC104計算機處理圖像數據；否則，向DSP發出圖像存放完成的中斷，請求DSP處理圖像數據。
　　(4)DSP開始從SRAM中讀取數據，然后進行處理，并將處理結果通過擴展總線經由邏輯控制電路和PCI9054送到PC機。
　　(5)PCI接口電路通過邏輯控制電路讀取SRAM中裝配好的視頻數據，并由它送往PC機，并結合DSP的處理結果，顯示處理后的視頻圖像和運動目標的一些特征數據。
3 硬件平臺調試及性能測試
　　以TMS320C6202為核心器件設計的數字圖像跟蹤系統充分發揮了DSP的強大運算能力和接口能力，在采用相應的跟蹤算法時，可在≤8ms的時間內給出目標參數。現以最費時的模板圖像匹配算法對系統運行時間進行估計。
　　設匹配模板為16×16，匹配搜索范圍為48×48，逐點匹配，以MAD準則為匹配準則，每個像素點的計算需要四條DSP指令，指令周期為4ns。則系統運行結果為：
　　每次匹配運算的像素個數為：16×16；
　　搜索區內匹配次數為：(48－16)×(48－16)＝32×32；
　　總匹配運算時間為：16×16×32×32×4×4ns≈4.19ms。
　　可以看出，系統的運算能力能滿足系統處理圖像數據的需求。
　　整個系統的調試工作可以分為硬件調試、軟件調試、軟硬件聯調三個部分。硬件系統的調試從總體上看可分為兩個部分：硬件系統的基本測試和各個功能模塊的調試。圖10給出的是硬件系統的調試平臺。