引言
即使擁有簡單易用的器件配合，但有時候仍然很難單憑計算去預計控制環路的穩定性。然而，有一個簡單的方法可以在無需使用昂貴的網絡分析儀下，計算出任何開關電源的0dB交叉頻率及相位裕度。下面，我們將解釋設立測試電路的方法，以及除了負載瞬態測試外，還有什么方法可更深入了解某設計的控制環路穩定性。
負載點" title="負載點">負載點穩壓器的特性
一般的負載點電壓調節都會把諸如是5V的低輸入電壓降低至2.5V、1.8V、1.1V或甚至更低的輸出電壓，而不少要求低輸入電壓的應用均傾向使用大電流。FPGA及ASIC這兩種電路是設有負載點穩壓器的典型電源負載的例子，它們均具有特殊的電源管理要求，尤其是高性能的FPGA，一般均要求多個電源軌" title="電源軌">電源軌，例如芯核和輸入/輸出需要兩個電源軌是很常見的情況。可是，有些FPGA需要的電源軌數量更多，其真正的電流要求則視FPGA的實際用途而定。對于某些FPGA來說，其他需要注意的地方包括供電電壓的單調啟動及各電源軌的上電定序。
基于以上的要求，單靠一個電源管理電路實不足擔當FPGA或類似負載的負載點電源。美國國家半導體的LM20000負載點穩壓器系列具備各種規格，能夠在設計過程中互相替換。假如FPGA的最終代碼在開發期間被修改或被要求需要更大的電流時，可以改用LM20000系列中具備更大電流額定的成員，而此期間無需再花時間重新設計，因為系列中所有成員的特性均相互近似。假如一個系統采用多個不同的開關頻率，便很容易產生諸如差拍現象等頻率問題，而通過將多個負載點穩壓器同步化便可解決這一問題。這些穩壓器將會起動進入一個具備單調斜波特性的預偏置負載，以防止出現某些FPGA或ASIC的鎖存或類似行為。配合軟啟動及追蹤功能，便能夠根據個別FPGA或ASIC的類型來緊密控制起動。圖1所示為一個典型的大電流負載點電源的例子。由于電源管理電路內同時包含了高邊及低邊功率晶體管，因此只需選用少量的外置元件及進行簡單的優化程序便可。
降壓穩壓器" title="降壓穩壓器">降壓穩壓器及其穩定性檢測方法" height="195" onclick="get_larger(this)" src="http://files.chinaaet.com/images/20100914/8a1ba4a7-6d60-46ab-8a22-8ddb6dc2287b.jpg" width="375" />
遠比電路本身更加復雜的解決方案
對于一些不擅長電源管理的設計人員來說，他們確實需要一些支持去優化電源的設計。例如，仿真工具可協助展現電源系統的實際特性，但由于仿真工具一般都不能夠直接地提供元件間的折衷建議。由此，比仿真能力更重要的設計支持是要協助設計人員找出最合適的外置元件。LM20000穩壓器系列可提供一個Excel格式的設計指導，可幫助設計人員迅速地挑選出最合適的外置元件并可計算出其可預測的穩定性。圖2表示出由美國國家半導體設計網站所提供的免費精簡設計電子表單。
利用示波器及信號產生器檢查穩定性
通過利用數學電子表單的方法可輕易地找出開關電源的穩定性，尤其當設計人員擁有上述提及的工具時更是如此。可是，設計人員如何確定實際的硬件也擁有足夠的穩定性裕度?電子表格反映的只是用戶輸入變量的結果，但假如探討的是輸出電容器的等效串聯電阻(ESR)，那么便很難從生產商獲得正確的數值，尤其當設計中有多個不同或相同ESR的電容器并聯在一起。如此，究竟作用在控制環路的總輸出電容器ESR是多少?
毫無疑問，檢查電源設計穩定性的最佳方法是在實際環境中進行測量。測量的方法是采用一個普通的信號產生器和示波器去測量調節環路轉換函數的0dB交叉頻率及0dB交叉頻率的相位裕度。圖3所示為測量的設置。
設置測量的第一步是加入一個小信號注入點，對此可通過把一個20歐姆的 電阻器放置在輸出電壓與高邊反饋電阻器高邊連接端之間的反饋路徑內來完成。下一個步驟便是設置信號產生器，而在設置時必須在輸出端加入一個變壓器，以避免測試期間有任何的直流電從電路流到信號產生器。在這里的變壓器T1并不需要很精密，一個簡單的離線式200V至12V變壓器便足以應付，而其他簡單的變壓器也可應對有如。
將信號產生器的頻率設置在電源電路的開關頻率以下，而波形應被設置成正弦波" title="正弦波">正弦波，其波幅位置則應被設置于變壓器T1后面(即位于A及B點)，正弦波的波幅應大約介乎30mV到100mV。接著，將示波品的一個頻道連接到A點，而另一個則連接到B點，并將示波器設置成帶寬限制模式以防止開關噪聲影響敏感的測量結果。最后，將示波器的單位設定到最小幅度，例如是每單位10 mV或20mV。
完成上述設置后便可啟動LM20145或其他電源管理電路的電源并觀察示波器的屏幕。這時可看到一個正弦波出現在其中一個頻道上，而另外一個則可能是一條直線。接著，把信號產生器的頻率從幾赫茲掃頻至電源開關頻率的一半，視所采用的變壓器T1，正弦波的波幅會稍微地出現變化，這是由于變壓器的增益會隨頻率而改變。因此，當進行掃頻時，有必要調節信號產生器的波幅以把注入信號的波幅維持在30mV 至 100mV的范圍內。
此外，當掃頻信號產生器的頻率時，應該可發現在某一個頻率下，示波器上的頻道A和頻道B會同時出現一個波幅一樣的正弦波，而在這個頻率下，電源控制環路的增益便等于1dB或 0dB。這一個點就得出了電源系統的帶寬。在這個頻率下，可以看見頻道A和頻道B之間發生了一個位移。利用示波器作繪圖，并將一個時間標記放到其中一條頻道的正弦波波峰上，同樣也把另一個時間標記放在另一個正弦波的波峰上。如此一來，測量出來的相位差角度便是電源轉換器轉換函數的相位裕度。
結論
現代的負載點穩壓器在建立FPGA和ASIC電源方面提供了很多出色的功能，有賴于這些先進的部件，使得設計人員能夠輕松地對基本的電源管理設計作出改動，而無需花時間重新設計整個電路。電子表單在篩選外置元件的過程中發揮了很大的作用，而對于檢查實際設計的穩定性，本文也展示了相關的簡單測試步驟和低成本的標準測試裝備。