使用 ISE 設(shè)計工具優(yōu)化FPGA 的功耗
通過功耗驅(qū)動的新型后端流程可降低Virtex-4、Virtex-5 和Spartan-3 設(shè)計中的功耗
2008-07-25
作者：Subodh Gupta 博士，
??? 自從 Xilinx 推出 FPGA 二十多年來，研發(fā)工作大大提高了 FPGA 的速度和面積效率，縮小了 FPGA 與 ASIC 之間的差距，使 FPGA 成為實現(xiàn)數(shù)字電路" title="數(shù)字電路">數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為 FPGA 供應(yīng)商及其客戶關(guān)注的問題。
??? 降低 FPGA 功耗是縮減封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。Xilinx 在提供低功耗" title="低功耗">低功耗 FPGA 解決方案方面一馬當(dāng)先。本文說明如何應(yīng)用計算機輔助設(shè)計" title="計算機輔助設(shè)計">計算機輔助設(shè)計 (CAD) 技術(shù)，如 Xilinx ISE 9.2i 軟件中采納的技術(shù)，來有效降低功耗" title="降低功耗">降低功耗。
?
使用 ISE 設(shè)計工具" title="設(shè)計工具">設(shè)計工具優(yōu)化 FPGA 的功耗.pdf
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。