7 月 16 日消息，《韓國(guó)經(jīng)濟(jì)新聞》(hankyung) 昨日?qǐng)?bào)道稱，三星電子已決定在下代 HBM 內(nèi)存 —— HBM4 中采用自家 4nm 工藝打造邏輯芯片。

注：此處邏輯芯片指 Logic Die，SK 海力士稱基礎(chǔ)裸片 Base Die，美光稱接口芯片 Interface Die。結(jié)構(gòu)參見美光下圖：

層層堆疊的 DRAM Die 內(nèi)存芯片為 HBM 內(nèi)存提供容量；而 Logic Die 則是 DRAM 堆棧的控制單元，還負(fù)責(zé)通過(guò)互連層與處理器上的內(nèi)存接口通信，也是 HBM 內(nèi)存的重要組成部分。

傳統(tǒng)上，存儲(chǔ)廠商通常自行采用存儲(chǔ)半導(dǎo)體工藝生產(chǎn) HBM 內(nèi)存的 Logic Die，流程更為簡(jiǎn)便。但來(lái)到 HBM4 世代后，Logic Die 需要支持更多的信號(hào)引腳、更大的數(shù)據(jù)帶寬，甚至還要承載部分客戶定制功能。

因此存儲(chǔ)廠商轉(zhuǎn)而選擇與邏輯晶圓廠合作，用邏輯半導(dǎo)體工藝生產(chǎn) HBM4 用 Logic Die。

此前就有消息傳出，臺(tái)積電將采用 7nm 工藝為 SK 海力士代工 HBM4 的基礎(chǔ)裸片。

▲ 三星電子目前最先進(jìn)的 HBM3E 12H 內(nèi)存

三星電子存儲(chǔ)部門此番采用自家 4nm 工藝打造邏輯芯片，一方面可提高 HBM4 內(nèi)存綜合能效，提升產(chǎn)品競(jìng)爭(zhēng)力；另一方面，更為精細(xì)的 4nm 工藝也為各種定制功能的導(dǎo)入留出了更多空間。

不僅如此，此舉也可為兄弟單位 LSI 部門提供一份規(guī)模不小的訂單。

對(duì)于三星電子存儲(chǔ)部門來(lái)說(shuō)，在產(chǎn)品中導(dǎo)入 LSI 部門的先進(jìn)工藝并非沒有先例：其面向 OEM 端的消費(fèi)級(jí)固態(tài)硬盤 PM9C1a 也配備了 LSI 部門代工的 5nm 主控。