《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 基于JTAG的高效調(diào)試系統(tǒng)設計與實現(xiàn)
基于JTAG的高效調(diào)試系統(tǒng)設計與實現(xiàn)
2023年電子技術應用第4期
張梅娟,辛昆鵬,王麗娟,鄧佳偉
(中國電子科技集團公司第五十八研究所,江蘇 無錫 214063)
摘要: 為了給自研處理器芯片提供一種高效方便的調(diào)試方法,提出了一種基于JTAG的片內(nèi)調(diào)試系統(tǒng)設計方法。該調(diào)試系統(tǒng)在遵循JTAG標準協(xié)議的基礎上,簡化片內(nèi)調(diào)試硬件模式設計,以較少的硬件開銷和精簡高效的專用調(diào)試指令設計,不僅實現(xiàn)了調(diào)試中斷、指令/數(shù)據(jù)斷點設置、單步執(zhí)行及寄存器/存儲器數(shù)據(jù)讀寫等基本調(diào)試功能,還支持現(xiàn)場保護與恢復、Trace Buffer、指令插入執(zhí)行等高級調(diào)試功能。經(jīng)實際芯片測試證明,該調(diào)試系統(tǒng)具有兼容JTAG協(xié)議、功能全面、靈活高效、結構簡單、便于操作等特點。
中圖分類號:TN407
文獻標志碼:A
DOI: 10.16157/j.issn.0258-7998.223168
中文引用格式: 張梅娟,辛昆鵬,王麗娟,等. 基于JTAG的高效調(diào)試系統(tǒng)設計與實現(xiàn)[J]. 電子技術應用,2023,49(4):39-43.
英文引用格式: Zhang Meijuan,Xin Kunpeng,Wang Lijuan,et al. Design and implementation of high performance debugging system based on JTAG[J]. Application of Electronic Technique,2023,49(4):39-43.
Design and implementation of high performance debugging system based on JTAG
Zhang Meijuan,Xin Kunpeng,Wang Lijuan,Deng Jiawei
(The Fifty-Eighth Research Institute of China Electronic Technology Group Corporation, Wuxi 214063, China)
Abstract: A debugging system based on JTAG interface is proposed in this paper to provide an effective and convenient debugging method for domestic processor chip. The debugging system, which is based on JTAG standard, simplifies the design of the on-chip debugging hardware module. With little hardware overhead, simple and high performance design of the debugging instruction, it is used to realize the debugging interrupt, breakpoint and watch point setting,single step running,register or memory read and write, and other base debugging functions, as well as sence protection and recovery, trace buffer, instruction insert execution and other advanced debugging functions. After passed the actual chip testing, the debugging system has compatibility with JTAG protocol, comprehensive functions, high performance, simple structure, convenient for operation and other features.
Key words : debugging system;JTAG protocol;IEEE1149.1;TAP control

0 引言

隨著集成電路技術的飛速發(fā)展,芯片規(guī)模越來越大,集成度和復雜度也越來越高,這就對芯片調(diào)試提出了更高的要求。一個高效可靠的芯片調(diào)試系統(tǒng)是提升芯片開發(fā)的效率、保證芯片成功率和可靠性的關鍵手段。

片上調(diào)試(On-Chip Debugging,OCD)是目前應用最廣泛的一種芯片調(diào)試技術,它是一種在芯片內(nèi)部提供相應調(diào)試功能模塊的調(diào)試技術,目前最流行的OCD技術是JTAG技術。聯(lián)合測試行動小組(Joint Test Action Group,JTAG)是一種國際標準測試協(xié)議IEEE1149.1,主要作用是完成芯片內(nèi)部測試。它具有靈活高效、易于實現(xiàn)等優(yōu)點,是目前使用最為廣泛的調(diào)試技術,大規(guī)模應用在各種處理器芯片中。

本文通過研究與對比主流處理器如ARM、INTEL等的調(diào)試系統(tǒng),綜合學習各方先進設計理念如trace跟蹤、現(xiàn)場保護與恢復、指令插入執(zhí)行等功能,又針對如ARM調(diào)試系統(tǒng)結構過于復雜等問題進行簡化與改進,基于自研處理器提出并設計實現(xiàn)了一種基于JTAG接口的調(diào)試系統(tǒng)。該調(diào)試系統(tǒng)的接口設計復用遵循IEEE1149.1協(xié)議的標準JTAG接口設計,無需額外設計且穩(wěn)定性高,同時也可以快速適配市場上的各種開源調(diào)試軟件,節(jié)約調(diào)試軟件工具開發(fā)時間。簡化片內(nèi)調(diào)試硬件模塊設計,采用內(nèi)部邏輯電路互連實現(xiàn)調(diào)試系統(tǒng)與CPU的數(shù)據(jù)交互,同時只設計3條專用調(diào)試指令即實現(xiàn)調(diào)試系統(tǒng)的寄存器讀寫和指令執(zhí)行功能,詳情可參見1.3節(jié),指令設計結構簡單、靈活高效、便于操作。此外,該調(diào)試系統(tǒng)功能強大,除了實現(xiàn)調(diào)試中斷、斷點設置、單步調(diào)試、寄存器和存儲器讀寫等基本調(diào)試功能外,還具有調(diào)試現(xiàn)場保護與恢復、Trace Buffer、指令插入執(zhí)行等高級調(diào)試功能。




本文詳細內(nèi)容請下載:http://m.xxav2194.com/resource/share/2000005280




作者信息:

張梅娟,辛昆鵬,王麗娟,鄧佳偉

(中國電子科技集團公司第五十八研究所,江蘇 無錫 214063)



微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉(zhuǎn)載。
主站蜘蛛池模板: 6080新视觉| 久久久久777777人人人视频| japanesehd日本护士色| 最近中文字幕完整版免费| 国产人妖ts在线观看免费视频| chinese18国产高清| 欧美成人久久久| 又爽又黄又无遮挡网站| 欧美老少配xxxxx| 插我一区二区在线观看| 人人玩人人添人人| 五月婷婷俺也去开心| 女人182毛片a级毛片| 亚洲日产综合欧美一区二区| 欧美bbbbxxxx| 怡红院av一区二区三区| 乱人伦精品视频在线观看| 色综合久久88| 国产精品久久久久久久久电影网| 久久久久久亚洲精品| 欧美性猛交xx免费看| 国产免费av片在线观看播放| 51精品视频免费国产专区| 岛国大片在线播放高清| 亚洲国产精品无码专区在线观看| 被夫上司强迫的女人在线中文| 女人与大拘交口述| 久久亚洲中文字幕精品有坂深雪 | 国产精品久久毛片| a级精品国产片在线观看| 手机看片国产福利| 久久无码专区国产精品s| 窈窕淑女在线观看免费韩剧| 国产精品亚洲专一区二区三区| littlesulaa小苏拉| 最近中文字幕免费mv视频| 亚洲色图校园春色| 黑白禁区高清免费观看全集电视剧| 思思久而久焦人| 久久精品人妻中文系列| 男女一对一免费视频|